低压差稳压系统及其控制方法技术方案

本发明专利技术提供一种低压差稳压系统，其包括一低压差稳压器。比较电路依据一参考电压以及一反馈电压产生一比较电压。放大电路依据比较电压产生一放大电压。晶体管接收一输入电压且受放大电压控制以于一输出端产生一输出电压。第一电阻耦接于一第一节点与一接地端之间。反馈电压产生于第一节点。第二电阻耦接于输出端与第一节点之间。在低压差稳压器的一启动时间点，第二电阻具有一第一电阻值。在输入电压达到一最大电压后，第二电阻具有一第二电阻值。第二电阻值大于第一电阻值。第二电阻值大于第一电阻值。第二电阻值大于第一电阻值。

【技术实现步骤摘要】
低压差稳压系统及其控制方法


[0001]本专利技术涉及一种低压差稳压系统。特别涉及一种可避免输出电压发生严重下冲(undershoot)的低压差稳压系统及其控制方法。

技术介绍

[0002]随着科技的发展，各式集成电路已被发展出来。然而，许多集成电路的效能仍有改善的空间。
[0003]举例而言，在一些相关技术中，低压差稳压器长时间维持在失锁状态。此时，若负载电流提高，则低压差稳压器的输出电压可能会发生严重下冲(undershoot)的问题。另外，在一些相关技术中，当低压差稳压器从轻载模式转为重载模式时，低压差稳压器的输出电压也可能会发生严重下冲的问题。

技术实现思路

[0004]本专利技术的一些实施方式涉及一种低压差稳压系统。低压差稳压系统包括一低压差稳压器。低压差稳压器包括一比较电路、一放大电路、一晶体管、一第一电阻以及一第二电阻。比较电路用于依据一参考电压以及一反馈电压产生一比较电压。放大电路用于依据该比较电压产生一放大电压。晶体管用于接收一输入电压且受该放大电压控制以于一输出端产生一输出电压。第一电阻耦接于一第一节点与一接地端之间。反馈电压产生于第一节点。第二电阻耦接于输出端与第一节点之间。在低压差稳压器的一启动时间点，第二电阻具有一第一电阻值。在输入电压达到一最大电压后，第二电阻具有一第二电阻值。第二电阻值大于第一电阻值。
[0005]本专利技术的一些实施方式涉及一种低压差稳压系统。低压差稳压系统包括一低压差稳压器。低压差稳压器包括一比较电路、一放大电路、一晶体管、一第一电阻以及一第二电阻。比较电路用于依据一参考电压以及一反馈电压产生一比较电压。放大电路用于依据该比较电压产生一放大电压。晶体管用于接收一输入电压且受该放大电压控制以于一输出端产生一输出电压。第一电阻耦接于一第一节点与一接地端之间。反馈电压产生于第一节点。第二电阻耦接于输出端与第一节点之间。当低压差稳压器从一轻载模式转为一重载模式时，第二电阻从一第一电阻值转为具有一第二电阻值。第二电阻值小于第一电阻值。
[0006]本专利技术的一些实施方式涉及一种用于一低压差稳压系统的控制方法。控制方法包括以下操作：在一低压差稳压器的一启动时间点，根据一数字控制器控制低压差稳压器的一电阻分压比例具有一第一比例值；以及在低压差稳压器的一输入电压达到一最大电压后，根据数字控制器控制该电阻分压比例转为具有一第二比例值。第二比例值小于第一比例值。
[0007]综上所述，本专利技术可避免低压差稳压器的输出电压发生严重下冲的问题，进而提高低压差稳压器的效能。
附图说明
[0008]为让本专利技术的上述和其他目的、特征、优点与实施例能够更明显易懂，对附图说明如下：
[0009]图1为根据本专利技术一些实施例示出的一低压差稳压系统的示意图；
[0010]图2为根据本专利技术一些实施例示出的一低压差稳压器的示意图；
[0011]图3为根据本专利技术一些实施例示出的图2中两个电阻的示意图；
[0012]图4为根据本专利技术一些实施例示出的多个信号的波形图；
[0013]图5为根据本专利技术一些实施例示出的多个信号的波形图；以及
[0014]图6为根据本专利技术一些实施例示出的控制方法的流程图。
[0015]附图标记说明：
[0016]100
‑
低压差稳压系统110
‑
低压差稳压器111
‑
比较电路
[0017]112
‑
放大电路120
‑
数字控制器600
‑
控制方法
[0018]DS
‑
检测结果信号M1
‑
晶体管R1
‑
电阻
[0019]R2
‑
电阻β
‑
电阻分压比例CL
‑
负载电容
[0020]CC
‑
补偿电容VDD
‑
电源电压VIN
‑
输入电压
[0021]VREF
‑
参考电压VFB
‑
反馈电压VM
‑
比较电压
[0022]VG
‑
放大电压VOUT
‑
输出电压OUT
‑
输出端
[0023]GND
‑
接地端N1、N2
‑
节点IL
‑
负载电流
[0024]VL
‑
负载电压TUNE
’
[0：6]‑
反相调TUNE_V
‑
调整电压整信号
[0025]RR1、RR2、RR4、RR8、RR16、RR32、RR64
‑
电阻器
[0026]S1、S2、S4、S8、S16、S32、S64
‑
开关
[0027]T1、T2、T3、T4、T5、T6、T7、t1、t2、t3
‑
时间点
[0028]DT
‑
延迟时间TUNE[0：6]‑
调整信号S610、S620
‑
操作
具体实施方式
[0029]在本说明书中所使用的用词“耦接”也可指“电性耦接”，且用词“连接”也可指“电性连接”。“耦接”及“连接”也可指两个或多个元件相互配合或相互互动。
[0030]参考图1。图1为根据本专利技术一些实施例示出的低压差稳压系统100的示意图。
[0031]以图1为示例，低压差稳压系统100包括低压差稳压器110以及数字控制器120。数字控制器120耦接低压差稳压器110。
[0032]参考图2。图2为根据本专利技术一些实施例示出的低压差稳压器110的示意图。
[0033]低压差稳压器110的输出端OUT可耦接一负载，且低压差稳压器110可依据输入电压VIN于输出端OUT产生输出电压VOUT，以将输出电压VOUT提供给此负载。当此负载开始运作时，负载电流IL会提高，负载电压VL维持在输出电压VOUT。
[0034]再次参考图1。数字控制器120用于控制低压差稳压器110。在一些实施例中，数字控制器120可检测低压差稳压器110以接收检测结果信号DS，且依据检测结果信号DS设定一调整信号(如图4中的调整信号TUNE[0：6])，并依据调整信号产生反相调整信号TUNE
’
[0：6]以控制低压差稳压器110。在另一实施例中，数字控制器120直接依据调整信号TUNE[0：6]控制低压差稳压器110。
[0035]以图2为示例，低压差稳压器110包括比较电路111、放大电路112、晶体管M1、电阻R1、电阻R2、负载电容CL以及补偿电容CC。
[0036]在这个实施例中，晶体管M1是以P型晶体管实现，但本专利技术不以此为限。在一些其他的实施例中，晶体管M1可改为以N型晶体管实现。在这些其他的实施例中，放大电路112的输出端可耦接一反相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压差稳压系统，包括：一低压差稳压器，包括：一比较电路，用于依据一参考电压以及一反馈电压产生一比较电压；一放大电路，用于依据所述比较电压产生一放大电压；一晶体管，用于接收一输入电压且受所述放大电压控制以于一输出端产生一输出电压；一第一电阻，耦接于一第一节点与一接地端之间，所述反馈电压产生于所述第一节点；以及一第二电阻，耦接于所述输出端与所述第一节点之间，在所述低压差稳压器的一启动时间点，所述第二电阻具有一第一电阻值，在所述输入电压达到一最大电压后，所述第二电阻具有一第二电阻值，所述第二电阻值大于所述第一电阻值。2.根据权利要求1所述的低压差稳压系统，其特征在于，所述第二电阻包括：多个电阻器，串联耦接；以及多个开关，所述多个开关中的一个开关与所述多个电阻器中的一个对应的电阻器并联耦接。3.根据权利要求2所述的低压差稳压系统，其特征在于，还包括：一数字控制器，用于检测所述输入电压是否达到所述最大电压且用于产生多个调整信号以控制所述这些开关。4.根据权利要求1所述的低压差稳压系统，其特征在于，当所述输入电压达到所述最大电压后，所述第二电阻从所述第一电阻值转为所述第二电阻值。5.根据权利要求1所述的低压差稳压系统，其特征在于，在所述输入电压达到所述最大电压前，所述输出电压低于所述低压差稳压系统的一最终目标电压。6.根据权利要求1所述的低压差稳压系统，其特征在于，还包括：一补偿电容，耦接于一第二节点与所述输出端之间，...

【专利技术属性】
技术研发人员：赖彦伯，陈志龙，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：