一种全数字毛刺滤波电路制造技术

本发明专利技术公开一种全数字毛刺滤波电路，包括握手单元和自定时顺序延迟单元，其中，所述自定时顺序延迟单元包括自定时顺序功能单元和延迟单元；当输入信号直接连入所述握手单元的一个输入端口和先通过所述自定时顺序延迟单元后再接入所述握手单元的另一个输入端口，并在所述握手单元的输出端口重新生成有效的输入信号并对无效的输入信号进行滤波。基于此，全数字毛刺滤波电路采用全数字标准单元来实现，其具有可标准化、可级联组合、可调节滤波范围、低功率、比RC延迟占用版图面积小的优点，并且具有通过简单的标准延迟单元实现长延迟的优点。优点。优点。

【技术实现步骤摘要】
一种全数字毛刺滤波电路


[0001]本专利技术实施例涉及但不限于数字电路
，特别是涉及一种全数字毛刺滤波电路。

技术介绍

[0002]在电路板中，通常使用机械弹性按钮来控制电路的启动。当机械接触被打开和关闭时，由于机械接触的弹性作用，在关闭和打开的时刻会伴随着一系列的抖动。因此，为了防止芯片中的寄存器被锁定到错误的干扰值，需要在芯片的电路输入信号引脚和一些模数转换电路中使用毛刺滤波电路。
[0003]在硬件中，通常使用RC滤波电路来实现毛刺消除，但电阻和电容在布局上占据很大面积，产生无用的热能消耗功率，还需要其他一些电路来提供偏置电流。

技术实现思路

[0004]以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0005]本专利技术实施例提供了一种全数字毛刺滤波电路，能够实现毛刺消除，具有可标准化、可级联组合、可调节滤波范围、低功率、比RC延迟占用版图面积小的优点。
[0006]本专利技术实施例提供了一种全数字毛刺滤波电路，包括握手单元和自定时顺序延迟单元，其中，所述自定时顺序延迟单元包括自定时顺序功能单元和延迟单元；当输入信号直接连入所述握手单元的第一输入端口和先通过所述自定时顺序延迟单元后再接入所述握手单元的另第二输入端口，并在所述握手单元的输出端口重新生成有效的输入信号并对无效的输入信号进行滤波。
[0007]在一些实施例中，所述自定时顺序功能单元包括传播输入信号的异或链电路、N位格雷码计数器、定时计数范围设置电路、置位复位电路和主滤波输出电路，其中，所述置位复位电路用于通过对定时计数范围设置电路的输出信号、输入信号和主滤波的输出信号执行逻辑操作而产生置位复位信号，以过滤输入端产生的毛刺；所述主滤波输出电路用于过滤在置位复位期间所述N位格雷码计数器内部产生的毛刺；N为非零的正整数。
[0008]在一些实施例中，当所述输入信号改变其电平，则边沿信号将通过所述异或链电路传播输出到连接的所述延迟单元并回到电路作为时钟边沿信号，推进所述N位格雷码计数器的状态变化，该状态变化将再次产生边沿信号通过所述异或链电路传播输出到连接的延迟并回到电路，将再次推进所述N位格雷码计数器的状态变化，直到所述N位格雷码计数器达到其最终状态并产生边沿输出到主握手电路，如果不是在达到所述最终状态之前，所述输入信号已经返回到其初始电平，所述置位复位电路将所述N位格雷码计数器重置到启动所有动作的输入电平变化之前的初始状态。
[0009]在一些实施例中，所述自定时顺序功能单元包括传播输入信号的异或链电路、2N+1状态握手计数器、置位复位电路，其中，N为非零的正整数。
[0010]在一些实施例中，所述2N+1状态握手计数器包含由2N+1个握手单元级联组成的状态计数单元。
[0011]在一些实施例中，当所述输入信号是一个上升沿，在计数2N+1个状态加上延迟时间后，该上升沿将在输出端口处再现；当所述输入信号在计数完成之前返回到低电平，则所述置位复位电路产生置位复位信号，并将2N+1状态握手计数器重置到初始状态，在输出端口处不会再现该上升沿，该上升沿被判定为正毛刺，而且输出保持低电平。
[0012]在一些实施例中，当所述输入信号是一个下降沿，在计数2N+1状态加上延迟时间后，该下降沿将在输出端口处再现；当所述输入信号在计数完成之前返回到高电平，则所述置位复位电路产生置位复位信号，并将2N+1状态握手计数器返回到初始状态，在输出端口处不会再现该下降沿，该下降沿被判定为负毛刺，而且输出保持高电平。
[0013]在一些实施例中，所述延迟单元是由标准延迟单元或RC延迟或施密特触发器电路组成的一般延迟单元；或者是由标准单元或RC延迟或施密特触发电路等加上基本握手单元构成的基本简单握手延迟单元；或者是自定时顺序延迟单元构成的复杂延迟单元；或者是一个接收请求信号并在一段时间后给出响应信号的系统。
[0014]在一些实施例中，所述握手单元为具有握手功能的握手电路。
[0015]在一些实施例中，所述所述全数字毛刺滤波电路的滤波范围为自定时顺序单元的延迟时间加上握手单元的延迟时间，通过修改N位格雷码计数器的位数来修改滤波范围；或者用不同定时计数范围设置电路修改格雷码计数器的有效位来修改滤波范围；或者用不同个数的级联握手单元修改2N+1状态握手计数器来修改滤波范围；或者用不同个数的级联自定时顺序延迟单元来修改滤波范围；或者修改延迟单元的构成和延迟时间范围。
[0016]本专利技术实施例包括：全数字毛刺滤波电路包括握手单元和自定时顺序延迟单元，其中，自定时顺序延迟单元包括自定时顺序功能单元和延迟单元；当输入信号直接连入握手单元的一个输入端口和先通过自定时顺序延迟单元后再接入握手单元的另一个输入端口，并在握手单元的输出端口重新生成有效的输入信号并对无效的输入信号进行滤波，从而实现毛刺消除。基于此，全数字毛刺滤波电路采用全数字标准单元来实现，其具有可标准化、可级联组合、可调节滤波范围、低功率、比RC延迟占用版图面积小的优点，并且具有通过简单的标准延迟单元实现长延迟的优点。
[0017]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
[0018]附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。
[0019]图1为本专利技术一个实施例提供的一个基本的握手单元；
[0020]图2为本专利技术一个实施例提供的一个基本的简单握手延迟单元；
[0021]图3为本专利技术一个实施例提供的一种由一级自定时顺序功能单元和一个基本的简单握手延迟单元组成的自定时顺序延迟单元加上一个基本的简单握手单元实现的毛刺滤波电路；
[0022]图4为本专利技术一个实施例提供的一种由两级自定时顺序功能单元和一个基本的简单握手延迟单元组成的自定时顺序延迟单元加上一个基本的简单握手单元实现的毛刺滤波电路；
[0023]图5为本专利技术一个实施例提供的一种由N级自定时顺序功能单元和一个基本的简单握手延迟单元组成的自定时顺序延迟单元加上一个基本的简单握手单元实现的毛刺滤波电路；
[0024]图6为本专利技术一个实施例提供的一种由一个4位格雷码计数器实现的自定时顺序功能单元加上一个基本的简单握手延迟单元组成的自定时顺序延迟单元；
[0025]图7为本专利技术一个实施例提供的由一个4位格雷码计数器实现的自定时顺序功能单元加上一个基本的简单握手延迟单元加上一个基本的握手电路组成的毛刺滤波电路的时序图；
[0026]图8为本专利技术一个实施例提供的一种由两个4位格雷码计数器级联实现两级的自定时顺序功能单元加上一个基本的简单握手延迟单元组成的自定时顺序延迟单元；
[0027]图9为本专利技术一个实施例提供的一种由一个三状态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全数字毛刺滤波电路，其特征在于，包括握手单元和自定时顺序延迟单元，其中，所述自定时顺序延迟单元包括自定时顺序功能单元和延迟单元；当输入信号直接连入所述握手单元的第一输入端口和先通过所述自定时顺序延迟单元后再接入所述握手单元的第二输入端口，并在所述握手单元的输出端口重新生成有效的输入信号并对无效的输入信号进行滤波。2.根据权利要求1所述的全数字毛刺滤波电路，其特征在于，所述自定时顺序功能单元包括传播输入信号的异或链电路、N位格雷码计数器、定时计数范围设置电路、置位复位电路和主滤波输出电路，其中，所述置位复位电路用于通过对定时计数范围设置电路的输出信号、输入信号和主滤波的输出信号执行逻辑操作而产生置位复位信号，以过滤输入端产生的毛刺；所述主滤波输出电路用于过滤在置位复位期间所述N位格雷码计数器内部产生的毛刺；N为非零的正整数。3.根据权利要求2所述的全数字毛刺滤波电路，其特征在于，当所述输入信号改变其电平，则边沿信号将通过所述异或链电路传播输出到连接的所述延迟单元并回到电路作为时钟边沿信号，推进所述N位格雷码计数器的状态变化，该状态变化将再次产生边沿信号通过所述异或链电路传播输出到连接的延迟并回到电路，将再次推进所述N位格雷码计数器的状态变化，直到所述N位格雷码计数器达到其最终状态并产生边沿输出到主握手电路，如果不是在达到所述最终状态之前，所述输入信号已经返回到其初始电平，所述置位复位电路将所述N位格雷码计数器重置到启动所有动作的输入电平变化之前的初始状态。4.根据权利要求1所述的全数字毛刺滤波电路，其特征在于，所述自定时顺序功能单元包括传播输入信号的异或链电路、2N+1状态握手计数器、置位复位电路，其中，N为非零的正整数。5.根据权利要求4所述的全数字毛刺滤波电路，其特征在于，所述2N+1状态握手计数器包含由2N+1个握手单元级联组成...

【专利技术属性】
技术研发人员：李思，诚保罗，李星星，张昕，
申请(专利权)人：五邑大学，
类型：发明
国别省市：