一种低噪声PLL锁向环电路制造技术

本发明专利技术提供一种低噪声PLL锁向环电路，包括：相位频率检测单元，用于将输入信号与参考信号进行比较，生成误差信号；调整信号生成单元，用于基于误差信号，生成调整信号；修正信号生成单元，用于基于调整信号，生成修正信号；加载单元，用于基于调整信号和修正信号，加载至输入信号对应的原信号的生成器件的输入端。本发明专利技术的低噪声PLL锁向环电路，有效降低振荡电路的振荡信号的噪声，保证其在电路中发挥的作用的稳定。用的稳定。用的稳定。

【技术实现步骤摘要】
一种低噪声PLL锁向环电路


[0001]本专利技术涉及电路
，特别涉及一种低噪声PLL锁向环电路。

技术介绍

[0002]PLL锁向环电路在许多应用中都有使用。例如：用于时钟重定时和恢复，可以作为频率合成器和可调谐振荡器等。在无线电接收器和测试设备在内的许多射频设备中都可以找到其身影。根据其具体实现，它可以服务于近直流到 GHz 和更高的频率，在电路中发挥许多关键作用。因此，如何实现PLL锁向环电路的低噪声运行可以保证其对应调整的振荡电路的振荡信号的低噪声特性，有助于保证其在电路中发挥的作用的稳定。

技术实现思路

[0003]本专利技术目的之一在于提供了一种低噪声PLL锁向环电路，有效降低振荡电路的振荡信号的噪声，保证其在电路中发挥的作用的稳定。
[0004]本专利技术实施例提供的一种低噪声PLL锁向环电路，包括：相位频率检测单元，用于将输入信号与参考信号进行比较，生成误差信号；调整信号生成单元，用于基于误差信号，生成调整信号；修正信号生成单元，用于基于调整信号，生成修正信号；加载单元，用于基于调整信号和修正信号，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低噪声PLL锁向环电路，其特征在于，包括：相位频率检测单元，用于将输入信号与参考信号进行比较，生成误差信号；调整信号生成单元，用于基于所述误差信号，生成调整信号；修正信号生成单元，用于基于所述调整信号，生成修正信号；加载单元，用于基于所述调整信号和所述修正信号，加载至所述输入信号对应的原信号的生成器件的输入端。2.如权利要求1所述的低噪声PLL锁向环电路，其特征在于，所述相位频率检测单元包括：第一D型触发器，其信号输入端接入逻辑高电压，其时钟控制端接入所述参考信号；第二D型触发器，其信号输入端接入逻辑高电压，其时钟控制端接入所述输入信号；逻辑与门电路，其第一输入端与所述第一D型触发器的输出端连接，其第二输入端与所述D型触发器的输出端连接，其输出端分别与所述第一D型触发器和所述第二D型触发器的清零端连接；其中，所述第一D型触发器的输出端的输出和所述第二D型触发器的输出端的输出共同组成所述误差信号。3.如权利要求2所述的低噪声PLL锁向环电路，其特征在于，所述输入信号通过分频器从所述生成器件的输出端获取。4.如权利要求3所述的低噪声PLL锁向环电路，其特征在于，所述调整信号生成单元，包括：第一开关电路，其控制输入端连接所述第一D型触发器的输出端；第二开关电路，其控制输入端连接所述第二D型触发器的输出端；第一场效应管，其源极与第一开关电路的输入端连接，漏极接入逻辑高电压；第二场效应管，其漏极接入所述第二开关电路的输入端，其源极接地；第三场效应管，其漏极接入逻辑高电压，其栅极与所述第一场效应管的栅极连接并与其源极连接；第四场效应管，其源极接地，其漏极与所述第三场效应管的源极连接，其栅极与所述第二场效应管的栅极连接；第五场效应管，其源极接地，其栅极与所述第四场效应管的栅极连接并接入其漏极；电流源，两端分别接入逻辑高电压和所述第五场效应管的漏极；第一电容，一端接入逻辑高电压；电感，一端与所述第一电容连接，另一端分别与所述第一开关电路和第二开关电路的输...

【专利技术属性】
技术研发人员：王鹏飞，李广森，熊辉涛，
申请(专利权)人：深圳市锦锐科技股份有限公司，
类型：发明
国别省市：