一种多层芯片至晶圆的混合键合方法及三维堆叠器件技术

本发明专利技术公开了一种多层芯片至晶圆的混合键合方法及三维堆叠器件，属于半导体封装技术领域，解决了现有技术中无法采用完整成熟的方法实现多层芯片至晶圆直接混合键合的问题。该方法为在待划片晶圆涂覆保护胶层；在涂胶晶圆的反面分别贴承载膜和支撑环；对贴膜晶圆进行一次划片；去除划片芯片的正面的保护胶层；对目标晶圆的正面和其中一个待激活芯片的正面进行等离子激活；对激活芯片的背面和承载膜进行解键合；将其中一个去膜芯片的正面与激活目标晶圆的正面进行倒装预键合；重复进行多层芯片的堆叠；待处理器件依次进行退火和二次划片。本发明专利技术的多层芯片至晶圆的混合键合方法可实现多层芯片至晶圆直接混合键合。实现多层芯片至晶圆直接混合键合。实现多层芯片至晶圆直接混合键合。

【技术实现步骤摘要】
一种多层芯片至晶圆的混合键合方法及三维堆叠器件


[0001]本专利技术属于半导体封装
，具体涉及一种多层芯片至晶圆的混合键合方法及三维堆叠器件。

技术介绍

[0002]多层芯片至晶圆(D2W)混合键合技术是实现高性能三维异质集成的核心技术。
[0003]目前，实现D2W混合键合的方法主要有两种，一种是将芯片转移到晶圆载板上再进行晶圆至晶圆(W2W)混合键合，称为间接D2W混合键合方法；另一种是将芯片直接键合到晶圆上，称为直接D2W混合键合。
[0004]间接D2W混合键合方法主要存在以下缺点：键合精度影响因素较多，其键合精度偏差主要由芯片转移到晶圆载板的精度偏差和晶圆与晶圆对准精度偏差叠加；晶圆载板需做对位标识图形，不具通用性，成本较高；做两层以上键合，工艺和检测不灵活，产出较低。
[0005]相比于间接D2W混合键合方法，直接D2W混合键合的键合精度高，多层键合方法灵活，但是，其对芯片表面清洁度更敏感，方法实现难度大，目前还无法采用完整成熟的方法流程实现芯片至晶圆直接混合键合，尤其是对于多层芯片堆叠的芯片至晶圆混合键合。

技术实现思路

[0006]鉴于上述的分析，本专利技术旨在提供一种多层芯片至晶圆的混合键合方法及三维堆叠器件，解决了现有技术中无法采用完整成熟的方法流程实现直接混合键合的问题。
[0007]本专利技术的目的主要是通过以下技术方案实现的：
[0008]本专利技术提供了一种多层芯片至晶圆的混合键合方法，包括如下步骤：
[0009]步骤1：提供多个待划片晶圆和一个目标晶圆；
[0010]步骤2：在每个待划片晶圆的正面和反面涂覆保护胶层，加热固化，得到多个涂胶晶圆；
[0011]步骤3：在每个涂胶晶圆的反面分别贴承载膜和支撑环，得到多个贴膜晶圆；
[0012]步骤4：对每个贴膜晶圆进行一次划片，得到多个划片芯片；
[0013]步骤5：去除每个划片芯片的正面的保护胶层，得到多个待激活芯片；
[0014]步骤6：对目标晶圆的正面和其中一个待激活芯片的正面进行等离子激活，得到激活目标晶圆和多个激活芯片；
[0015]步骤7：对步骤6得到的激活芯片的背面和承载膜进行解键合，去除承载膜，得到多个去膜芯片；
[0016]步骤8：将其中一个去膜芯片的正面与激活目标晶圆的正面进行倒装预键合，去除去膜芯片反面的保护胶层，得到待处理器件；
[0017]步骤9：判断待处理器件的堆叠层数是否达到目标层数；
[0018]若是，则直接进行步骤10；若否，则将待处理器件作为步骤6中的目标晶圆，重复步骤6至8，得到新的待处理器件；
[0019]步骤10：对步骤9得到的待处理器件依次进行退火和二次划片，得到三维堆叠器件。
[0020]进一步地，待划片晶圆为单层晶圆或多层混合键合晶圆；和/或，目标晶圆为单层晶圆。
[0021]进一步地，步骤1与步骤2之间还包括如下步骤：
[0022]对待划片晶圆正面和反面以及目标晶圆的正面和反面进行预处理。
[0023]进一步地，预处理包括如下步骤：
[0024]步骤a：对待划片晶圆和目标晶圆进行机械化学抛光；
[0025]步骤b：对机械抛光后的待划片晶圆和目标晶圆进行清洗。
[0026]进一步地，步骤a中，待划片晶圆的介质层和金属层采用不同的机械化学抛光研磨液和机械化学抛光工艺，使得机械化学抛光后待划片晶圆的金属层相对于介质层凹陷；
[0027]和/或，步骤a中，目标晶圆的介质层和金属层采用不同的机械化学抛光研磨液和机械化学抛光工艺，使得机械化学抛光后目标晶圆的金属层相对于介质层凹陷。
[0028]进一步地，研磨待划片晶圆和目标晶圆的介质层，研磨液的组成按体积比计算包括：研磨料1、去离子水0.5～1.5和过氧化氢0.005～0.02。
[0029]进一步地，研磨待划片晶圆和目标晶圆的金属层，研磨液的组成按体积比计算包括：研磨料1、去离子水5～20和过氧化氢0.1～0.5。
[0030]进一步地，步骤4中，得到多个划片芯片之后还包括如下步骤：
[0031]步骤41：对划片芯片和承载膜进行解键合；
[0032]步骤42：提供一新承载膜，将划片芯片转移至新承载膜，使得相邻两个划片芯片之间的距离增大。
[0033]进一步地，划片芯片转移至新承载膜后，相邻两个划片芯片的之间的距离为100～200μm。
[0034]本专利技术还提供了一种三维堆叠器件，其特征在于，采用上述多层芯片至晶圆的混合键合方法制得。
[0035]与现有技术相比，本专利技术至少可实现如下有益效果之一：
[0036]a)本专利技术提供的多层芯片至晶圆的混合键合方法，多层芯片至晶圆的混合键合方法，适用于多层的堆叠的芯片晶圆，采用完整的方法流程(涂保护胶层、贴承载膜和支撑环、一次划片、去保护胶层、激活、解键合、倒装预键合、退火和二次划片等步骤)，能够实现多层芯片至晶圆的直接混合键合。
[0037]b)本专利技术提供的多层芯片至晶圆的混合键合方法中，激活芯片之前，待划片晶圆正面和待激活芯片的正面始终有保护胶层的存在，保护胶层不仅能够减少在划片过程中产生的颗粒污染，还能够减少一次划片后所得芯片在转移过程中的接触污染，从而有效保证待划片晶圆正面和待激活芯片正面的清洁度，进而有效降低直接混合键合的难度，从真正意义上实现的直接混合键合。
[0038]本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
[0039]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0040]图1为本专利技术实施例一提供的多层芯片至晶圆的混合键合方法的流程图。
[0041]附图标记：
[0042]1‑
保护胶层；2
‑
承载膜；3
‑
支撑环。
具体实施方式
[0043]下面结合附图来具体描述本专利技术的优选实施例，其中，附图构成本专利技术的一部分，并与本专利技术的实施例一起用于阐释本专利技术的原理。
[0044]实施例一
[0045]本实施例提供了一种多层芯片至晶圆的混合键合方法，用于多层芯片至晶圆的直接混合键合，参见图1，该多层芯片至晶圆的混合键合方法包括如下步骤：
[0046]步骤1：提供多个待划片晶圆和一个目标晶圆，为了便于描述，基于图1，从放置的空间位置上看，定义待划片晶圆和目标晶圆朝上的一面为正面，待划片晶圆和目标晶圆朝下的一面为反面；
[0047]步骤2：采用涂胶机在每个待划片晶圆的正面和反面涂覆保护胶层1(例如，光刻胶)，加热固化，得到多个涂胶晶圆；
[0048]步骤3：在每个涂胶晶圆的反面分别贴承载膜2和支撑环3(例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层芯片至晶圆的混合键合方法，其特征在于，包括如下步骤：步骤1：提供多个待划片晶圆和一个目标晶圆；步骤2：在每个待划片晶圆的正面和反面涂覆保护胶层，加热固化，得到多个涂胶晶圆；步骤3：在每个涂胶晶圆的反面分别贴承载膜和支撑环，得到多个贴膜晶圆；步骤4：对每个贴膜晶圆进行一次划片，得到多个划片芯片；步骤5：去除每个划片芯片的正面的保护胶层，得到多个待激活芯片；步骤6：对目标晶圆的正面和其中一个待激活芯片的正面进行等离子激活，得到激活目标晶圆和多个激活芯片；步骤7：对步骤6得到的激活芯片的背面和承载膜进行解键合，去除承载膜，得到多个去膜芯片；步骤8：将其中一个去膜芯片的正面与激活目标晶圆的正面进行倒装预键合，去除去膜芯片反面的保护胶层，得到待处理器件；步骤9：判断待处理器件的堆叠层数是否达到目标层数；若是，则直接进行步骤10；若否，则将待处理器件作为步骤6中的目标晶圆，重复步骤6至8，得到新的待处理器件；步骤10：对步骤9得到的待处理器件依次进行退火和二次划片，得到三维堆叠器件。2.根据权利要求1所述的多层芯片至晶圆的混合键合方法，其特征在于，所述待划片晶圆为单层晶圆或多层混合键合晶圆；和/或，所述目标晶圆为单层晶圆。3.根据权利要求1所述的多层芯片至晶圆的混合键合方法，其特征在于，所述步骤1与步骤2之间还包括如下步骤：对待划片晶圆正面和反面以及目标晶圆的正面和反面进行预处理。4.根据权利要求3所述的多层芯片至晶圆的混合键合方法，其特征在于，所述预处理包括如下步骤：步骤a：对待划片晶圆和目标晶圆进行机...

【专利技术属性】
技术研发人员：丁飞，戴风伟，王启东，曹立强，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：