芯片内部时钟源调节方法、装置、设备及存储介质制造方法及图纸

本申请提出一种芯片内部时钟源调节方法、装置、设备及存储介质，该芯片内部时钟源调节方法，包括：获取目标芯片的当前内部时钟信号和参考时钟信号；参考时钟信号与目标芯片的标准内部时钟信号具有预设关系；将当前内部时钟信号和参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。本申请能够对芯片内部时钟源信号进行监测，并在时钟源信号有所偏差时对其进行调整，使芯片能够持续稳定工作。定工作。定工作。

【技术实现步骤摘要】
芯片内部时钟源调节方法、装置、设备及存储介质


[0001]本申请属于芯片
，具体涉及一种芯片内部时钟源调节方法、装置、设备及存储介质。

技术介绍

[0002]随着计算机技术的发展，芯片的应用范围越来越广泛，对芯片的性能要求也越来越高。但是，目前芯片的性能容易受环境影响。例如，芯片所处的工作环境的变化时，如，温度过高或过低，则容易造成芯片内部时钟源产生的时钟信号偏差，甚至影响整个工作电路的稳定性。
[0003]因此，如何提高芯片内部时钟源的准确程度，是令芯片能够稳定工作所亟需解决的一个关键问题。

技术实现思路

[0004]本申请提出一种芯片内部时钟源调节方法、装置、设备及存储介质，该方法能够对芯片内部时钟源信号进行监测，并在时钟源信号有所偏差时对其进行调整，使芯片能够持续稳定工作。
[0005]本申请第一方面实施例提出了一种芯片内部时钟源调节方法，包括：
[0006]获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号与所述目标芯片的标准内部时钟信号具有预设关系；
[0007]将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
[0008]基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。
[0009]在本申请一些实施例中，所述将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号，包括：
[0010]将所述当前内部时钟信号和所述参考时钟信号进行同步；
[0011]在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数。
[0012]在本申请一些实施例中，所述在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数，包括：
[0013]从所述当前内部时钟信号的一个上升沿开始采集所述参考时钟信号，并计数，直到所述当前内部时钟信号的下一个上升沿，并记录当前采集到的时钟数。
[0014]在本申请一些实施例中，所述基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整，包括：
[0015]确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系；
[0016]若否，则基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系。
[0017]在本申请一些实施例中，所述预设关系包括所述参考时钟信号的频率与所述标准当前内部时钟信号的频率的比值等于预设值；所述确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系，包括：
[0018]基于所述参考信号的预设频率、所述完整周期内的当前内部时钟信号及所述采样信号，确定所述当前内部时钟信号的当前频率；
[0019]确定预设频率和所述当前频率的比值是否等于所述预设值。
[0020]在本申请一些实施例中，所述基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系包括：
[0021]基于所述预设频率和所述当前频率的比值，以及所述预设值，对所述目标芯片内部时钟源的频率进行调整；
[0022]等待预设时长之后，再次得到新采样信号和新当前频率，并确定所述预设频率和所述新当前频率的比值是否等于所述预设值；
[0023]重复执行上述两个步骤，直至连续至少两次得到所述预设频率和所述新当前频率的比值等于所述预设值的结果。
[0024]在本申请一些实施例中，所述基于所述预设频率和所述当前频率的比值，以及所述预设值，对所述目标芯片内部时钟源的频率进行调整，包括：
[0025]确定所述目标芯片的内部时钟的当前频率档位；
[0026]若所述预设频率和所述当前频率的比值小于所述预设值，则降低所述当前频率档位；
[0027]若所述预设频率和所述当前频率的比值大于所述预设值，则提升所述当前频率档位。
[0028]本申请第二方面的实施例提供了一种芯片内部时钟源调节装置，与目标芯片连接，能够获取和修改所述目标芯片的配置参数，包括：
[0029]信号获取模块，用于获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号的频率与所述目标芯片的标准内部时钟信号的频率具有预设比值；
[0030]时钟采集模块，用于将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
[0031]时钟调节模块，用于基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。
[0032]本申请第三方面的实施例提供了一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的步骤。
[0033]本申请第四方面的实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行实现如第一方面所述的方法。
[0034]本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
[0035]本申请实施例提供的芯片内部时钟源调节方法，先获取目标芯片的当前内部时钟
信号和参考时钟信号，且该参考时钟信号与目标芯片的标准内部时钟信号具有预设关系，在当前内部时钟信号和参考时钟信号同步的情况下，在当前内部时钟信号的完整周期内对参考时钟信号进行采样，得到采样信号；然后可基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。如此，可实现对芯片的内部时钟源进行监测，从而在芯片的内部时钟源出现偏差时可以及时发现，并对芯片内部时钟源的频率进行快速调节。且该方法可独立于芯片系统，不会对芯片的正常工作造成影响，应用更加灵活。
附图说明
[0036]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
[0037]在附图中：
[0038]图1示出了本申请一实施例提供的一种芯片内部时钟源调节方法的流程示意图；
[0039]图2示出了本申请实施例中参考时钟信号和目标芯片的内部时钟信号的同步时序示意图；
[0040]图3示出了本申请一实施例中步骤S3的流程示意图；
[0041]图4示出了本申请一实施例中步骤S32的流程示意图；
[0042]图5示出了本申请一实施例提供的另一种芯片内部时钟源调节方法的流程示意图；
[0043]图6示出了本申请一实施例提供的一种芯片内部时钟源调节装置的结构示意图；
[0044]图7示出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片内部时钟源调节方法，其特征在于，包括：获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号与所述目标芯片的标准内部时钟信号具有预设关系；将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。2.根据权利要求1所述的方法，其特征在于，所述将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号，包括：将所述当前内部时钟信号和所述参考时钟信号进行同步；在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数。3.根据权利要求2所述的方法，其特征在于，所述在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数，包括：从所述当前内部时钟信号的一个上升沿开始采集所述参考时钟信号，并计数，直到所述当前内部时钟信号的下一个上升沿，并记录当前采集到的时钟数。4.根据权利要求1所述的方法，其特征在于，所述基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整，包括：确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系；若否，则基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系。5.根据权利要求2所述的方法，其特征在于，所述预设关系包括所述参考时钟信号的频率与所述标准当前内部时钟信号的频率的比值等于预设值；所述确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系，包括：基于所述参考信号的预设频率、所述完整周期内的当前内部时钟信号及所述采样信号，确定所述当前内部时钟信号的当前频率；确定预设频率和所述当前频率的比值是否等于所述预设值。6.根据...

【专利技术属性】
技术研发人员：刘志刚，陈程彬，
申请(专利权)人：深圳市地芯引力科技有限公司，
类型：发明
国别省市：