时钟停振监测电路、监测方法、芯片系统及存储介质技术方案

本发明专利技术涉及一种时钟停振监测电路、监测方法、芯片系统及存储介质，包括晶振监测电路、时钟切换电路、晶振恢复电路和异常处理电路。晶振监测电路对晶振时钟信号重复进行停振监测，并输出晶振停振标志；晶振恢复电路向外挂晶振输出晶振重启信号，并在外挂晶振重启成功后向时钟切换电路输出晶振恢复标志；时钟切换电路接收到晶振停振标志时，将运行时钟切换为高频RC时钟，当时钟切换电路接收到晶振恢复标志时，将运行时钟切换为外挂晶振。本发明专利技术通过重启的方式尝试恢复晶振，可以有效解决因接触不良等因素导致的停振问题，并且时钟切换电路一旦检测到晶振恢复，会自动将始终切换相对准确的晶振时钟，有效增强芯片系统的可靠性和精确性。性。性。

【技术实现步骤摘要】
时钟停振监测电路、监测方法、芯片系统及存储介质


[0001]本专利技术涉及时钟检测
，特别是涉及一种时钟停振监测电路、监测方法、芯片系统及存储介质。

技术介绍

[0002]随着芯片技术的发展，对芯片的可靠性和安全性要求越来越高。其中芯片的运行时钟对整个芯片的正常运行起着重要的作用，时钟工作的稳定性影响着整个系统的稳定性。
[0003]芯片的时钟大致分为三类，第一类是芯片内部RC振荡器产生的环振时钟，此类时钟温度特性差，时钟频率不够准确，但稳定性时间短，且不容易停振；第二类是内部锁相环时钟，频率较高，稳定时间比较长，不适合作为上电启动时钟；第三类是外部晶振时钟，需要配合起振电路产生时钟，时钟频率准确，但受外部环境影响较大，容易停振。芯片外挂的晶振，经常存在由受到环境影响导致晶振停振的情况，从而引起芯片内部时钟紊乱。
[0004]为了解决停振而导致时钟紊乱的问题，现有方案一般是通过检测晶振时钟边沿的方式判断时钟频率是否在要求范围内，根据一次比较结果就会判断晶振是否失效。但是，由于晶振起振时间长，尤其是低频晶振，在晶振刚起振的初本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟停振监测电路，应用在芯片系统中，其特征在于，所述时钟停振监测电路包括晶振监测电路、时钟切换电路、晶振恢复电路和异常处理电路；其中，所述晶振监测电路的输入端从外挂晶振获取晶振时钟信号，输出端分别与所述时钟切换电路、晶振恢复电路和异常处理电路的输入端连接；所述晶振监测电路按照预设时钟周期来对所述晶振时钟信号重复进行停振监测，当所述晶振监测电路监测到所述晶振时钟信号异常时，则输出晶振停振标志给所述时钟切换电路、晶振恢复电路和异常处理电路；所述晶振恢复电路的输出端分别与所述时钟切换电路和外挂晶振连接；当所述晶振恢复电路接收到所述晶振停振标志时，向所述外挂晶振输出晶振重启信号，并在所述外挂晶振重启成功后向所述时钟切换电路输出晶振恢复标志；所述时钟切换电路的输出端与所述外挂晶振和高频RC时钟连接；当所述时钟切换电路接收到所述晶振停振标志时，将运行时钟切换为所述高频RC时钟，当所述时钟切换电路接收到所述晶振恢复标志时，将运行时钟切换为所述外挂晶振；所述异常处理电路用于接收到晶振停振标志后，获取预设保护措对所述芯片系统进行保护。2.根据权利要求1所述的时钟停振监测电路，其特征在于，所述时钟停振监测电路还包括晶振起振电路；其中，所述晶振起振电路的输入端与所述晶振恢复电路连接、输出端与所述晶振监测电路连接，所述晶振起振电路用于将外挂晶振的模拟信号转换为数字信号的晶振时钟信号发送给所述晶振监测电路；接收所述晶振恢复电路输出的晶振重启信号并对所述外挂晶振进行恢复。3.根据权利要求1所述的时钟停振监测电路，其特征在于，所述晶振监测电路和晶振恢复电路采用常开的低频RC时钟作为其工作时钟，所述低频RC时钟输出工作时钟信号。4.根据权利要求3所述的时钟停振监测电路，其特征在于，所述晶振监测电路包括分频模块、第一计数模块、第二计数模块、第一比较模块、第二比较模块；其中；所述分频模块用于获取所述晶振时钟信号并按照预设分频值进行分频，产生分频时钟信号并发送给所述第一计数模块；所述第一计数模块用于获取分频时钟信号和工作时钟信号，按照所述工作时钟信号进行工作，并对所述分频时钟信号进行计数；所述第二计数模块用于获取所述工作时钟信号，并对所述工作时钟信号进行计数得到第二计数值；所述第一比较模块用于获取第一预设阈值，并将在所述预设时钟周期内第一计数模块得到的第一计数值与所述第一预设阈值进行比较，根据比较结果来确定是否输出晶振停振信号；所述第二比较模块用于获取所述第二计数值，并在判断出所述第二计数值等于所述预设时钟周期时，向所述第一计数模块输出清零信号。5.根据权利要求3所述的时钟停振监测电路，其特征在于，所述晶振恢复电路包括第三计数模块、第三比较模块、信号触发模块和...

【专利技术属性】
技术研发人员：丁燕，
申请(专利权)人：杭州万高科技股份有限公司，
类型：发明
国别省市：