半导体结构及其制备方法技术

本申请涉及一种半导体结构及其制备方法。半导体结构包括：衬底；器件结构层，位于衬底之上；第一金属层，位于器件结构层之上；第一无机层，位于第一金属层之上；无机保护层，位于第一无机层之上；金属焊盘，至少部分金属焊盘容置在无机保护层内，且金属焊盘与第一金属层接触设置，且金属焊盘具有外露的焊接面；焊盘保护层，至少覆盖金属焊盘的焊接面。由于焊盘保护层能够对金属焊盘外露的焊接面进行保护，因此能够避免在干法刻蚀无机保护层的过程中产生放电现象，同时焊盘保护层被第二通孔所暴露出的表面也不易腐蚀，从而能够提高芯片的可靠性。性。性。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]在半导体制造领域中，通常使用Al/Cu等金属来制作做金属引脚(bonding pad)，通过金属引脚可以将芯片与外界电源连接，以实现芯片用途。
[0003]传统技术中，为了防止金属引脚被外界化学或机械所损伤而导致失效，通常还需要在金属引脚的表面覆盖一层保护层，然后通过干法刻蚀去除部分的保护层以露出金属引脚。然而，在干法刻蚀的过程中，刻蚀腔内的等离子体(plasma)可能轰击到金属引脚的表面而产生放电(acring)现象，放电的瞬时大电流可能会击伤芯片而导致芯片的可靠性较低。并且，由于金属引脚的表面裸露在外容易被氧化，尤其是在潮湿环境中，裸露的金属引脚表面更容易与水氧发生化学反应而形成金属氧化层，从而大大降低了金属引脚的导电能力。因此，传统技术存中在芯片的可靠性较低的问题。

技术实现思路

[0004]基于此，有必要针对现有技术中的芯片的可靠性较低的问题提供一种半导体结构及其制备方法。
[0005]为了实现上述目的，第一方面，本申请提供了一种半导体结构，包括：
[0006]衬底；
[0007]器件结构层，位于所述衬底之上；
[0008]第一金属层，位于所述器件结构层之上；
[0009]第一无机层，位于所述第一金属层之上；
[0010]无机保护层，位于所述第一无机层之上；
[0011]金属焊盘，至少部分所述金属焊盘容置在所述无机保护层内，且所述金属焊盘与所述第一金属层接触设置，且所述金属焊盘具有外露的焊接面；
[0012]焊盘保护层，至少覆盖所述金属焊盘的所述焊接面。
[0013]在其中一个实施例中，所述金属焊盘的一部分位于所述通孔内，且与所述第一金属层接触设置，所述金属焊盘的另一部分位于所述无机保护层内，且位于所述第一无机层之上。
[0014]在其中一个实施例中，所述金属焊盘的一部分位于所述通孔内，且与所述第一金属层接触设置，所述金属焊盘的另一部分位于所述无机保护层之上。
[0015]在其中一个实施例中，所述半导体结构还包括：
[0016]介质层，位于所述器件结构层之上；
[0017]第二金属层，位于所述介质层之上；
[0018]多个第一导电插塞，位于所述介质层内，各所述第一导电插塞的一端与所述器件结构层接触设置，另一端与所述第二金属层接触设置；
[0019]第二无机层，位于所述介质层之上，并将所述第二金属层暴露出的表面全部覆盖；其中，所述第一金属层位于所述第二无机层之上；
[0020]至少一个第二导电插塞，位于所述第二无机层内，所述第二导电插塞的一端与第二金属层接触设置，另一端与所述第一金属层接触设置。
[0021]在其中一个实施例中，所述器件结构层包括：
[0022]外延层，位于所述衬底之上；
[0023]至少一个阱区，位于所述外延层内；
[0024]间隔排布的晶体管，所述晶体管的栅极位于所述阱区之上，所述晶体管的源极和漏极位于所述阱区内，且分别位于所述栅极相对的两侧；各所述晶体管之间通过隔离层隔开，所述互连结构与各所述晶体管接触设置。
[0025]上述半导体结构，包括：衬底、器件结构层、第一金属层、第一无机层、无机保护层、金属焊盘以及焊盘保护层。其中，器件结构层位于所述衬底之上，第一金属层位于所述器件结构层之上，第一无机层位于所述第一金属层之上，无机保护层位于所述第一无机层之上，金属焊盘至少部分所述金属焊盘容置在所述无机保护层内，且所述金属焊盘与所述第一金属层接触设置，且所述金属焊盘具有外露的焊接面，焊盘保护层至少覆盖所述金属焊盘的所述焊接面。由于焊盘保护层能够对金属焊盘外露的焊接面进行保护，因此能够避免在干法刻蚀无机保护层的过程中产生放电现象，同时焊盘保护层被第二通孔所暴露出的表面也不易腐蚀，从而能够提高芯片的可靠性。
[0026]第二方面，本申请还提供了一种半导体结构的制备方法，包括：
[0027]提供衬底；
[0028]于所述衬底之上形成器件结构层；
[0029]于所述器件结构层之上形成第一金属层；
[0030]于所述第一金属层之上形成第一无机层；
[0031]于所述第一无机层内形成第一通孔，所述第一通孔暴露出部分所述第一金属层的表面；
[0032]于所述通孔内以及所述第一无机层之上形成金属焊盘，所述金属焊盘与所述第一金属层接触设置；
[0033]于所述金属焊盘外露的焊接面形成焊盘保护层；
[0034]于所述第一无机层之上以及部分所述焊盘保护层之上形成无机保护层；所述无机保护层内形成有第二通孔，所述通孔暴露出部分所述焊盘保护层的表面。
[0035]在其中一个实施例中，所述于所述金属焊盘外露的焊接面形成焊盘保护层，包括：
[0036]采用物理气相沉积工艺于所述金属焊盘外露的焊接面形成焊盘保护层。
[0037]在其中一个实施例中，所述于所述衬底之上形成器件结构层，包括：
[0038]于所述衬底之上形成外延层；
[0039]于所述外延层内形成至少一个阱区；
[0040]于各所述阱区内形成间隔排布的晶体管，所述晶体管的栅极位于所述阱区之上，所述晶体管的源极和漏极位于所述阱区内，且分别位于所述栅极相对的两侧；各所述晶体管之间通过隔离层隔开，所述互连结构与各所述晶体管接触设置；其中，所述外延层、各所述阱区以及各所述晶体管共同构成所述器件结构层。
[0041]在其中一个实施例中，于所述衬底之上形成器件结构层之后，于所述器件结构层之上形成第一金属层之前，所述半导体结构的制备方法还包括：
[0042]于所述器件结构层之上形成介质层；
[0043]于所述介质层内形成多个第一导电插塞；
[0044]于所述介质层之上形成第二金属层，其中，各所述第一导电插塞的一端与所述器件结构层接触设置，另一端与所述第二金属层接触设置；
[0045]于所述介质层之上形成第二无机层，所述第二无机层将所述第二金属层暴露出的表面全部覆盖；其中，所述第一金属层位于所述第二无机层之上；
[0046]于所述第二无机层内形成至少一个第二导电插塞，所述第二导电插塞的一端与第二金属层接触设置，另一端与所述第一金属层接触设置。
[0047]上述半导体结构的制备方法，通过于所述衬底之上形成器件结构层；于所述器件结构层之上形成第一金属层；于所述第一金属层之上形成第一无机层；于所述第一无机层内形成第一通孔，所述第一通孔暴露出部分所述第一金属层的表面；于所述通孔内以及所述第一无机层之上形成金属焊盘，所述金属焊盘与所述第一金属层接触设置；于所述金属焊盘外露的焊接面形成焊盘保护层；于所述第一无机层之上以及部分所述焊盘保护层之上形成无机保护层；所述无机保护层内形成有第二通孔，所述通孔暴露出部分所述焊盘保护层的表面。由于焊盘保护层能够本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；器件结构层，位于所述衬底之上；第一金属层，位于所述器件结构层之上；第一无机层，位于所述第一金属层之上；无机保护层，位于所述第一无机层之上；金属焊盘，至少部分所述金属焊盘容置在所述无机保护层内，且所述金属焊盘与所述第一金属层接触设置，且所述金属焊盘具有外露的焊接面；焊盘保护层，至少覆盖所述金属焊盘的所述焊接面。2.根据权利要求1所述的半导体结构，其特征在于，所述金属焊盘的一部分位于所述通孔内，且与所述第一金属层接触设置，所述金属焊盘的另一部分位于所述无机保护层内，且位于所述第一无机层之上。3.根据权利要求1所述的半导体结构，其特征在于，所述金属焊盘的一部分位于所述通孔内，且与所述第一金属层接触设置，所述金属焊盘的另一部分位于所述无机保护层之上。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：介质层，位于所述器件结构层之上；第二金属层，位于所述介质层之上；多个第一导电插塞，位于所述介质层内，各所述第一导电插塞的一端与所述器件结构层接触设置，另一端与所述第二金属层接触设置；第二无机层，位于所述介质层之上，并将所述第二金属层暴露出的表面全部覆盖；其中，所述第一金属层位于所述第二无机层之上；至少一个第二导电插塞，位于所述第二无机层内，所述第二导电插塞的一端与第二金属层接触设置，另一端与所述第一金属层接触设置。5.根据权利要求1所述的半导体结构，其特征在于，所述器件结构层包括：外延层，位于所述衬底之上；至少一个阱区，位于所述外延层内；间隔排布的晶体管，所述晶体管的栅极位于所述阱区之上，所述晶体管的源极和漏极位于所述阱区内，且分别位于所述栅极相对的两侧；各所述晶体管之间通过隔离层隔开，所述互连结构与各所述晶体管接触设置。6.一种半导体结构的制备方法，其特征在于，包括：提供衬底；于所述衬底之上形成器件结构层；于所述器件结构层之上形成第一金属层；于所述第一金属层之上形成第一无机层；于所述第一无机层内形成第一通孔，所述第一通孔暴露出部分所述第一金属层的表面；于所述通孔内以及所述第一无机层之上形成金属焊盘，所述金属焊盘与所述第一金属层接触设置；...

【专利技术属性】
技术研发人员：王敏，
申请(专利权)人：上海鼎泰匠芯科技有限公司，
类型：发明
国别省市：