像素电路及图像传感器制造技术

本实用新型专利技术提供一种像素电路及图像传感器，包括：复位模块，连接于第一像素电源和浮动扩散节点之间，用于复位浮动扩散节点并形成复位信号；感光模块，连接于浮动扩散节点和参考电位之间，用于将光信号转换为电信号并传输至浮动扩散节点形成图像信号；放大模块，连接至浮动扩散节点，用于输出复位信号和图像信号；存控模块，连接放大模块的输出端，用于存储控制复位信号和图像信号；第一选读模块，连接存控模块的输出端，用于通过第一列线对存控模块中存储的复位信号和图像信号进行读出；第二选读模块，连接放大模块的输出端，用于通过第二列线对放大模块输出的复位信号和图像信号进行读出。通过本实用新型专利技术解决了现有曝光方案存在图像拖尾和像素噪声等问题。在图像拖尾和像素噪声等问题。在图像拖尾和像素噪声等问题。

【技术实现步骤摘要】
像素电路及图像传感器


[0001]本技术涉及图像传感器
，特别是涉及一种像素电路及图像传感器。

技术介绍

[0002]现行图像传感器的曝光方式有rolling shutter(滚动曝光)和global shutter(全局曝光)。
[0003]其中，rolling shutter图像传感器采用逐行曝光量化读出的方式进行一帧的图像信号处理，该特点使得rolling shutter图像传感器的帧率受限于行量化与行数据处理的循环等待时间，即模拟电路量化像素信号的时间与数字电路处理读出的时间不匹配，使得rooling shutter图像传感器量化帧率受限；另外，rolling shutter逐行曝光量化还会因为行间曝光时间差的原因导致拍摄运动物体图像出现拖尾。
[0004]另外，global shutter图像传感器一般分为两种，第一种是电荷域的图像传感器，其基本原理是全局曝光后将光电二极管的电荷储存到一个电荷储存节点mem，后续再进行逐行量化读出，这种图像传感器目前只能应用在FSI工艺(前照式工艺)，因为mem需要进行遮光处理；第二种是电压域的图像传感器，其基本原理是全局曝光后将所有的光电二极管的信号进行电容电压采样，后续再进行逐行量化读出，这种图像传感器可以应用于BSI工艺(背照式工艺)，但是因为电容采样带来的kt/c噪声难以消除，以及有效信号衰减等原因，相对于rolling shutter图像传感器的像素噪声较大。然而，现有的图像传感器的像素电路的设计简单，应用过程中存在诸多性能的不足，图像传感器的性能、获取的图像的质量等难以有效提升。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本技术的目的在于提供一种像素电路及图像传感器，用于解决现有像素电路的设计简单，应用过程中存在诸多性能的不足以及rolling shutter图像传感器存在图像拖尾等问题及global shutter图像传感器存在像素噪声等问题。
[0006]为实现上述目的及其他相关目的，本技术提供一种像素电路，所述像素电路包括：
[0007]复位模块，连接于第一像素电源和浮动扩散节点之间，用于复位所述浮动扩散节点并形成复位信号；
[0008]感光模块，连接于所述浮动扩散节点和参考电位之间，用于将光信号转换为电信号并传输所述电信号至所述浮动扩散节点形成图像信号；
[0009]放大模块，连接至所述浮动扩散节点，用于输出所述复位信号和所述图像信号；
[0010]存控模块，连接所述放大模块的输出端，用于存储控制所述复位信号和所述图像信号；
[0011]第一选读模块，连接所述存控模块的输出端，用于通过第一列线对所述存控模块
中存储的所述复位信号和所述图像信号进行读出；
[0012]第二选读模块，连接所述放大模块的输出端，用于通过第二列线对所述放大模块输出的所述复位信号和所述图像信号进行读出。
[0013]可选地，所述复位模块包括：复位晶体管；其中，所述复位晶体管的栅极连接复位控制信号，漏极连接所述第一像素电源，源极连接至所述浮动扩散节点；和/或，所述感光模块包括：光电转换元件及传输晶体管；其中，所述光电转换元件的阳极连接所述参考电位，阴极连接所述传输晶体管的源极；所述传输晶体管的栅极连接传输控制信号，漏极连接至所述浮动扩散节点。
[0014]可选地，所述放大模块包括：第一源跟随晶体管；其中，所述第一源跟随晶体管的栅极连接至所述浮动扩散节点，漏极连接可变电源，源极作为所述放大模块的输出端。
[0015]可选地，所述存控模块包括：第一控制晶体管、第二控制晶体管、第三控制晶体管、第一存储元件及第二存储元件；其中，所述第一控制晶体管的栅极连接第一栅控信号，源极连接所述放大模块的输出端，漏极经由所述第一存储元件连接第一可变电位；所述第二控制晶体管的栅极连接第二栅控信号，源极连接所述放大模块的输出端，漏极经由所述第二存储元件连接第二可变电位，且所述第二控制晶体管的漏极连接所述第三控制晶体管的源极；所述第三控制晶体管的栅极连接第三栅控信号，漏极连接所述第一控制晶体管的漏极并作为所述存控模块的输出端。
[0016]可选地，所述第一选读模块包括：第二源跟随晶体管及第一像素选择晶体管；其中，所述第二源跟随晶体管的栅极连接所述存控模块的输出端，漏极连接第二像素电源，源极连接所述第一像素选择晶体管的漏极；所述第一像素选择晶体管的栅极连接第一选控信号，源极连接所述第一列线；和/或，
[0017]所述第二选读模块包括：第二像素选择晶体管；其中，所述第二像素选择晶体管的栅极连接第二选控信号，漏极连接所述放大模块的输出端，源极连接所述第二列线。
[0018]可选地，所述第一列线和所述第二列线为同一列线，或者，所述第一列线和所述第二列线为不同列线。
[0019]本技术还提供一种图像传感器，所述图像传感器包括：
[0020]像素阵列，包括若干按行和列排布呈阵列的像素单元，各所述像素单元采用如上任意一项记载的像素电路实现；
[0021]模拟处理电路，与所述像素阵列相连接，至少用于将所述像素单元曝光后的像素信号读取量化以获取像素量化信号，其中，所述像素信号包括复位信号和图像信号；
[0022]帧缓存电路，与所述模拟处理电路相连接，用于将所述像素量化信号缓存为缓存信号；
[0023]数字处理电路，与所述帧缓存电路相连接，至少用于处理所述缓存信号。
[0024]可选地，将所述像素阵列中的一部分像素单元行划分至第一像素区且另一部分像素单元行划分至第二像素区；所述模拟处理电路包括：第一子模拟处理电路及第二子模拟处理电路，其中，所述第一子模拟处理电路与所述第一像素区相连接，所述第二子模拟处理电路与所述第二像素区相连接。
[0025]可选地，所述模拟处理电路还包括：与所述像素阵列连接的第三子模拟处理电路，其中，所述第一子模拟处理电路、所述第二子模拟处理电路和所述第三子模拟处理电路分
别设置于所述像素阵列的三个侧部，且所述第三子模拟处理电路设置于相对侧的所述第一子模拟处理电路和所述第二子模拟处理电路之间。
[0026]可选地，所述数字处理电路包括第一子数字处理电路及第二子数字处理电路，其中，所述第一子数字处理电路与所述模拟处理电路邻接并电性连接，所述第二子数字处理电路与所述帧缓存电路邻接并电性连接。
[0027]可选地，所述模拟处理电路位于所述像素阵列的外围，所述数字处理电路设置于所述像素阵列的外围且均与所述像素阵列和所述模拟处理电路相邻接，所述帧缓存电路设置于所述模拟处理电路和所述数字处理电路外围且均与所述模拟处理电路和所述数字处理电路相邻接。
[0028]可选地，所述帧缓存电路用于将一帧图像的量化信号缓存为一帧图像的帧缓存信号，以获取并发送所述帧缓存信号至所述数字处理电路；或者，所述帧缓存电路用于将一帧图像的量化信号缓存为多个子缓存信号，以获取并分别发送每个所述子缓存信号至所述数字处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路包括：复位模块，连接于第一像素电源和浮动扩散节点之间，用于复位所述浮动扩散节点并形成复位信号；感光模块，连接于所述浮动扩散节点和参考电位之间，用于将光信号转换为电信号并传输所述电信号至所述浮动扩散节点形成图像信号；放大模块，连接至所述浮动扩散节点，用于输出所述复位信号和所述图像信号；存控模块，连接所述放大模块的输出端，用于存储控制所述复位信号和所述图像信号；第一选读模块，连接所述存控模块的输出端，用于通过第一列线对所述存控模块中存储的所述复位信号和所述图像信号进行读出；第二选读模块，连接所述放大模块的输出端，用于通过第二列线对所述放大模块输出的所述复位信号和所述图像信号进行读出。2.根据权利要求1所述的像素电路，其特征在于，所述复位模块包括：复位晶体管；其中，所述复位晶体管的栅极连接复位控制信号，漏极连接所述第一像素电源，源极连接至所述浮动扩散节点；和/或，所述感光模块包括：光电转换元件及传输晶体管；其中，所述光电转换元件的阳极连接所述参考电位，阴极连接所述传输晶体管的源极；所述传输晶体管的栅极连接传输控制信号，漏极连接至所述浮动扩散节点。3.根据权利要求1所述的像素电路，其特征在于，所述放大模块包括：第一源跟随晶体管；其中，所述第一源跟随晶体管的栅极连接至所述浮动扩散节点，漏极连接可变电源，源极作为所述放大模块的输出端。4.根据权利要求1所述的像素电路，其特征在于，所述存控模块包括：第一控制晶体管、第二控制晶体管、第三控制晶体管、第一存储元件及第二存储元件；其中，所述第一控制晶体管的栅极连接第一栅控信号，源极连接所述放大模块的输出端，漏极经由所述第一存储元件连接第一可变电位；所述第二控制晶体管的栅极连接第二栅控信号，源极连接所述放大模块的输出端，漏极经由所述第二存储元件连接第二可变电位，且所述第二控制晶体管的漏极连接所述第三控制晶体管的源极；所述第三控制晶体管的栅极连接第三栅控信号，漏极连接所述第一控制晶体管的漏极并作为所述存控模块的输出端。5.根据权利要求1所述的像素电路，其特征在于，所述第一选读模块包括：第二源跟随晶体管及第一像素选择晶体管；其中，所述第二源跟随晶体管的栅极连接所述存控模块的输出端，漏极连接第二像素电源，源极连接所述第一像素选择晶体管的漏极；所述第一像素选择晶体管的栅极连接第一选控信号，源极连接所述第一列线；和/或，所述第二选读模块包括：第二像素选择晶体管；其中，所述第二像素选择晶体管的栅极连接第二选控信号，漏极连接所述放大模块的输出端，源极连接所述第二列线。6.根据权利要求1
‑
5中任意一项...

【专利技术属性】
技术研发人员：林文龙，侯金剑，杨靖，
申请(专利权)人：上海思特威集成电路有限公司，
类型：新型
国别省市：