器件互连中的源排序制造技术

在一个实施例中，一种装置包括：端口，用于在链路上发送和接收数据；以及协议栈电路，用于跨链路实施基于加载

【技术实现步骤摘要】
【国外来华专利技术】器件互连中的源排序
[0001]相关申请的交叉引用
[0002]本申请要求于2021年4月22日递交的题为“SOURCE ORDERING IN DEVICE INTERCONNECTS(器件互连中的源排序)”的美国专利申请序列号17/238,156的优先权，该美国专利申请要求于2020年11月16日递交的题为“SOURCE ORDERING IN PCIE OR CXL.IO(PCIE或CXL.IO中的源排序)”的美国临时专利申请No.63/114,440的权益和优先权。这些在先申请的公开内容均通过参考引用结合于此。


[0003]本公开内容涉及计算系统，特别是(但不限于)设备互连中的源排序，如基于外围组件互连快速(Peripheral Component Interconnect Express，PCIe)和/或计算快速链路(Compute Express Link，CXL)的互连。

技术介绍

[0004]半导体处理和逻辑设计的进步已经允许增加可存在于集成电路设备上的逻辑量。作为必然结果，计算机系统配置已经从系统中的单个或多个集成电路发展到存在于各个集成电路上的多个核心、多个硬件线程和多个逻辑处理器，以及集成在此类处理器内的其他接口。处理器或集成电路通常包括单个物理处理器管芯，其中处理器管芯可以包括任何数量的核心、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。随着处理能力与计算系统中的设备数量一起增长，插槽(socket)和其他设备之间的通信变得更加关键。因此，互连已经从主要处理电气通信的更传统的多分叉总线发展到促进快速通信的全面互连架构。令人遗憾的是，由于未来处理器需要以更高的速度来使用，对现有的互连架构的能力提出了相应的要求。互联架构可以基于各种技术，包括外围组件互连快速(PCIe)、计算快速链路(CXL)、通用串行总线(Universal Serial Bus)等。
附图说明
[0005]图1示出了包括互连架构的计算系统的实施例。
[0006]图2示出了包括分层栈的互连架构的实施例。
[0007]图3A
‑
图3D示出了用于互连架构内的示例事务层分组(TLP)格式。
[0008]图4示出了用于互连架构的发射器和接收器对的实施例。
[0009]图5示出了包括由链路耦合的主机处理器和加速器的计算系统的示例实施方式。
[0010]图6示出了包括两个或多个互连的处理器设备的计算系统的示例实施方式。
[0011]图7示出了包括分层栈的设备的示例端口的表示。
[0012]图8示出了设备之间具有PCIe链路的示例系统。
[0013]图9示出了包括非树状设备结构的示例系统。
[0014]图10示出了包括通过CXL交换机耦合到CPU的设备的示例系统。
[0015]图11示出了根据本公开实施例的实施源排序规则的示例系统。
[0016]图12示出了根据本公开实施例的构建存储器写入请求TLP的示例过程的流程图。
[0017]图13示出了包括多核处理器的计算系统的框图的实施例。
[0018]图14示出了包括多个处理器的计算系统的框图的实施例。
具体实施方式
[0019]在以下说明书中阐述了许多具体细节，例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量值/高度、特定处理器管线阶段和操作等的示例，以便提供对本公开的透彻理解。然而，对于本领域普通技术人员显而易见的是，不一定要采用这些具体细节来实施本公开的实施例。在其他情况下，未具体描述公知的组件或方法，例如，特定的和替代的处理器架构、针对所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实施方式、代码中的算法的特定表达、特定断电和门控技术/逻辑、以及计算机系统的其他特定操作细节，以便避免不必要地模糊本公开的实施例。
[0020]尽管以下实施例可以参照特定集成电路中(例如，计算平台或微处理器中)的节能和能效进行描述，但其他实施例适用于其他类型的集成电路和逻辑器件。本文描述的实施例的类似技术和教导可以应用于其他类型的电路或半导体器件，它们也可以受益于更好的节能和能效。例如，所公开的实施例不限于台式计算机系统或Ultrabook
TM
。此外，可以用于其他设备，例如，手持设备、平板电脑、其他薄型笔记本电脑、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机，或任何其他可以执行下文教导的功能和操作的系统。此外，本文所述的装置、方法和系统并不局限于实体计算设备，还可涉及用于节能和能效的软件优化。如将在下面的描述中会变得很明显的，本文所述的方法、装置和系统的实施例(无论是参考硬件、固件、软件，还是其组合)对于兼顾性能考虑的“绿色技术”未来至关重要。
[0021]随着计算系统的发展，其中的组件也变得更加复杂。因此，在组件之间进行耦合和通信的互连架构也越来越复杂，以确保满足带宽要求来进行最佳组件操作。此外，不同的细分市场对互连架构有不同方面的要求，以适应市场的需求。例如，服务器需要更高的性能，而移动生态系统有时可以牺牲整体性能来节能。然而，提供尽可能高的性能和最大限度的节能是大多数结构的突出目的。下面讨论了多个互联，它们将可能受益于本公开的各方面。
[0022]一种互连结构架构包括外围组件互连(PCI)快速(PCIe)架构。PCIe的主要目标是使得来自不同供应商的组件和设备能够在开放架构中交互操作，跨多个细分市场；客户端(台式和移动)、服务器(标准、机架规模、云、雾(Fog)、企业等)以及嵌入式和通信设备。PCI快速是一种为各种未来的计算和通信平台而定义的高性能、通用I/O互连。一些PCI属性(如其使用模型、负载存储架构和软件接口)在其各种修订版本中被保持，而以前的并行总线实施方式已被高度可扩展的完全串行接口所取代。PCI快速的最近版本利用了点对点互连、基于交换机的技术和分组协议中的进步，来提供新层级的性能和特征。电源管理(Power Management)、服务质量(Quality Of Service，QoS)、热插拔/热调换(Hot
‑
Plug/Hot
‑
Swap)支持、数据完整性(Data Integrity)和错误处理(Error Handling)是PCI快速所支持的一
些高级特征。
[0023]参考图1，示出了由互连一组组件的点对点链路组成的结构的实施例。系统100包括耦合到控制器集线器115的处理器105和系统存储器110。处理器105包括任何处理元件，例如，微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器。处理器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：端口，用于在链路上发送和接收数据；以及协议栈电路，用于跨所述链路实施基于加载
‑
存储输入/输出(I/O)的协议的一个或多个层，其中，所述协议栈电路用于执行以下操作：接收在所述链路上发起存储器写入事务的请求；为所述存储器写入事务构建存储器写入请求事务层分组(TLP)，其中，所述存储器写入请求TLP的字段指示所述TLP的非默认流量类、响应于所述存储器写入事务需要完成、以及与所述存储器写入事务相关联的流标识符；使得所述存储器写入请求TLP在所述链路上被发送；以及处理在所述链路上接收的完成TLP，所述完成TLP指示所述存储器写入请求TLP的完成。2.根据权利要求1所述的装置，其中，所述存储器写入请求TLP是存储器写入TLP，并且关于响应于所述存储器写入事务需要完成的所述指示被包括在所述存储器写入TLP的标签字段的两个较高位、所述存储器写入TLP的两个保留位、或所述存储器写入TLP的1个标签字段位和1个保留位的组合中。3.根据权利要求1所述的装置，其中，所述存储器写入请求TLP是流式写入TLP，并且关于响应于所述存储器写入事务需要完成的所述指示被包括在所述流式写入TLP的一个或多个字段中。4.根据权利要求3所述的装置，其中，所述流式写入TLP被利用除0100_0000b以外的值进行指示。5.根据权利要求4所述的装置，其中，所述流式写入TLP被利用值0101_1100b或0101_1101b进行指示。6.根据权利要求3所述的装置，其中，所述协议栈电路用于构建与同一流标识符相关联的多个流式写入TLP，所述完成TLP是流式写入完成TLP，该流式写入完成TLP指示所述多个流式写入TLP中的每一者的完成。7.根据权利要求6所述的装置，其中，所述流式写入完成TLP被利用除0000_1010b或0100_1010b以外的值进行指示。8.根据权利要求7所述的装置，其中，所述流式写入完成TLP被利用值0000_1100b进行指示。9.根据权利要求6所述的装置，其中，所述完成TLP的标签字段指示与所述多个流式写入TLP相关联的所述流标识符。10.根据权利要求6所述的装置，其中，所述完成TLP的字节计数字段指示所述完成TLP所指示的完成的数量。11.根据权利要求1所述的装置，其中，所述流标识符在所述存储器写入请求TLP的标签字段中被指示。12.根据权利要求1所述的装置，其中，所述存储器写入请求TLP还包括指示完成合并被允许的字段。13.根据权利要求1所述的装置，其中，所述存储器写入请求TLP被使用非通告事务类型缓冲器进行跟踪。14.根据权利要求1
‑
13中任一项所述的装置，其中，所述协议栈电路跨所述链路实施基
于PCIe或基于CXL的协议，并且所述非默认流量类指示除VC0以外的虚拟信道(VC)。15.一种方法，包括：接收在链路上发起存储器写入事务的请求，所述链路实施基于加载
‑
存储输入/输出(I/O)的协议；为所述存储器写入事务构建存储器写入请求事务层分组(TLP)，其中，所...

【专利技术属性】
技术研发人员：德伯德拉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：