一种探针卡和探针卡测试方法技术

本发明专利技术公开了一种探针卡和探针卡测试方法，所述探针卡包括探针卡主体，探针卡主体上设有若干引脚结构，引脚结构包括引脚本体、第一电性结构和第二电性结构。其中，第一电性结构与引脚本体串联连接；第二电性结构与第一电性结构并联连接；其中，第一电性结构和第二电性结构并联后与待测样品的衬垫电性连接。本发明专利技术解决了现有技术中进行TDDB测试和Vramp测试的过程中，在击穿介质膜或击穿氧化层时产生的瞬间电流增大易烧断栅氧化层和电源之间的金属连线的问题。属连线的问题。属连线的问题。

【技术实现步骤摘要】
一种探针卡和探针卡测试方法


[0001]本申请涉及测试设备
，具体涉及一种探针卡和探针卡测试方法。

技术介绍

[0002]在可靠性测试中，与时间有关的介质击穿(TDDB)和斜坡电压(Vramp)测试均是用来衡量介电层质量的。其中，TDDB测试是通过施加电场，使介质膜内产生并积聚缺陷(陷阱)，当陷阱在介质膜中形成导电通路时介质膜失效；Vramp测试则是通过对栅极施加线性斜坡电压，直至击穿氧化层。如图1～2所示，在正常情况下，TDDB测试和Vramp测试失效时曲线都是向上跳变达到倍率被机台捕捉到，然后结束测试。
[0003]如图3～4所示，但是在进行TDDB测试和Vramp测试的过程中，由于在击穿介质膜或击穿氧化层时产生的瞬间电流增大易烧断栅氧化层和电源之间的金属连线，导致短路，进而导致电流减小，从而使机台无法判断是否失效，且机台会继续加压直到达到设置的电压上限或时间上限。
[0004]基于此，需要一种新技术方案。

技术实现思路

[0005]有鉴于此，本专利技术实施例提供一种探针卡和探针卡测试方法，以至少解决现有技术中进行TDDB测试和Vramp测试的过程中，栅氧化层和电源之间的金属连线易被烧断的问题。
[0006]本专利技术实施例提供以下技术方案：
[0007]本专利技术实施例的包括探针卡主体，所述探针卡主体上设有若干引脚结构，所述引脚结构包括引脚本体，所述引脚结构还包括：
[0008]第一电性结构，所述第一电性结构与所述引脚本体串联连接；
[0009]第二电性结构，所述第二电性结构与所述第一电性结构并联连接；
[0010]其中，所述第一电性结构和所述第二电性结构并联后与待测样品的衬垫电性连接。
[0011]进一步地，所述第一电性结构为保险丝、熔断器、自恢复保险丝、电子保险丝中的一种或多种。
[0012]进一步地，所述第二电性结构为电阻、电位器、可变电阻器中的一种或多种。
[0013]本专利技术的一种探针卡测试方法，应用于上述的探针卡，包括：
[0014]将所述探针卡的一引脚结构与待测样品的衬垫连接；
[0015]基于应力诱导漏电流测试，对所述引脚结构循环施加低电压Vuse和高电压Vstress，并监控所述衬垫产生的使用电流Iuse和压力电流Istress
[0016]在增大所述高电压Vstress至介质层被击穿的情况下，所述压力电流Istress烧断所述引脚结构上的第一电性结构，并在所述引脚结构上第二电性结构的作用下缓慢上升；
[0017]基于所述衬垫内的所述使用电流Iuse判断所述待测样品是否失效。
[0018]进一步地，所述基于所述衬垫内的所述使用电流判断所述待测样品是否失效包括：
[0019]在所述衬垫内的所述使用电流Iuse增大至预设的失效电流倍率的情况下，判断所述待测样品失效。
[0020]进一步地，所述基于所述衬垫内的所述使用电流判断所述待测样品是否失效包括：
[0021]在所述衬垫内的所述使用电流Iuse增大至预设上限阈值的情况下，判断所述待测样品失效。
[0022]进一步地，基于应力诱导漏电流测试，在所述引脚结构上循环施加低电压Vuse和高电压Vstress，并监控所述衬垫产生的使用电流Iuse和压力电流Istress包括：
[0023]对所述引脚结构先施加所述低电压Vuse，并监控所述衬垫内的所述使用电流Iuse，然后对所述引脚结构施加所述高电压Vstress，并监控所述衬垫内的所述压力电流Istress；
[0024]重复上述步骤，直至所述压力电流Istress烧断所述第一电性结构。
[0025]进一步地，在判断所述待测样品失效之后，停止对所述待测样品加压。
[0026]进一步地，将所述探针卡的引脚结构与所述待测样品的衬垫连接包括：
[0027]将所述引脚结构上的所述第一电性结构和所述第二电性结构并联后与所述衬垫连接。
[0028]进一步地，在将所述引脚结构上的所述第一电性结构和所述第二电性结构并联后与所述衬垫连接之后，还包括：
[0029]将所述探针卡的其余引脚结构接0V设置，以保证测量信号的准确性和稳定性。
[0030]与现有技术相比，本专利技术实施例一种探针卡和探针卡测试方法，通过在探针卡的引脚本体上串联第一电性结构，并设置一第二电性结构与第一电性结构连接，从而结合应力诱导漏电流测试方法进行Vramp测试和TDDB测试，解决了现有技术中进行TDDB测试和Vramp测试的过程中，在击穿介质膜或击穿氧化层时产生的瞬间电流增大易烧断栅氧化层和电源之间的金属连线的问题。
附图说明
[0031]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0032]图1为现有技术MOS器件介质层击穿时栅极电流随电压变化趋势一；
[0033]图2为现有技术MOS器件介质层击穿时栅极电流随时间变化趋势一；
[0034]图3为现有技术中MOS器件介质层击穿时栅极电流随时间变化趋势二；
[0035]图4为现有技术中MOS器件介质层击穿时栅极电流随时间变化趋势二；
[0036]图5为本专利技术实施例的探针卡的示意图；
[0037]图6为本专利技术实施例中使用探针卡进行Vramp测试时的电流测试图例；
[0038]图7为本专利技术实施例中探针卡的两个引脚结构的结构示意图；
[0039]图8为本专利技术实施例中使用探针卡进行TDDB测试时的电流测试图例。
具体实施方式
[0040]下面结合附图对本申请实施例进行详细描述。
[0041]以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0042]要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种探针卡，包括探针卡主体，所述探针卡主体上设有若干引脚结构，所述引脚结构包括引脚本体，其特征在于，所述引脚结构还包括：第一电性结构，所述第一电性结构与所述引脚本体串联连接；第二电性结构，所述第二电性结构与所述第一电性结构并联连接；其中，所述第一电性结构和所述第二电性结构并联后与待测样品的衬垫电性连接。2.根据权利要求1所述的探针卡，其特征在于，所述第一电性结构为保险丝、熔断器、自恢复保险丝、电子保险丝中的一种或多种。3.根据权利要求1所述的探针卡，其特征在于，所述第二电性结构为电阻、电位器、可变电阻器中的一种或多种。4.一种探针卡测试方法，其特征在于，应用于权利要求1～3任一所述的探针卡，包括：将所述探针卡的一引脚结构与待测样品的衬垫连接；基于应力诱导漏电流测试，对所述引脚结构循环施加低电压Vuse和高电压Vstress，并监控所述衬垫产生的使用电流Iuse和压力电流Istress在增大所述高电压Vstress至介质层被击穿的情况下，所述压力电流Istress烧断所述引脚结构上的第一电性结构，并在所述引脚结构上第二电性结构的作用下缓慢上升；基于所述衬垫内的所述使用电流Iuse判断所述待测样品是否失效。5.根据权利要求4所述的探针卡测试方法，其特征在于，所述基于所述衬垫内的所述使用电流判断所述待测样品是否失效包括：在所述衬垫内的所述使用电流Iuse增大至预设的失效电...

【专利技术属性】
技术研发人员：赵吟霜，宋永梁，焦岚清，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：