芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备制造方法及图纸

本申请实施例公开了一种芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备，涉及芯片测试领域。本申请的方法包括：获取待测芯片的芯片引脚映射表；根据芯片引脚映射表确定待测芯片中各个引脚复用的特征；调用脚本生成的激励文件对引脚复用关系进行仿真验证输出仿真波形；利用脚本生成的断言实例文件对仿真波形进行检查；根据检查结果输出各个引脚的验证报告，本申请可以提高芯片的测试效率大大增加，以及避免人工检查波形造成的失误。以及避免人工检查波形造成的失误。以及避免人工检查波形造成的失误。

【技术实现步骤摘要】
芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备


[0001]本申请涉及芯片测试领域，尤其涉及一种芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备。

技术介绍

[0002]通常一款芯片会兼容不同的应用方向，由于应用方向不同和成本的原因，采用不同的芯片引脚映射表也是很常见的。这就必然会使得芯片的外部引脚需要复用不同的内部功能，即某一个外部引脚在不同封装和应用中会与内部不同的内部模块进行连接交互。外部引脚复用的控制和选择通常在引脚复用模块中实现。引脚数量乘以平均每个引脚的复用数得到连接关系总数，数量级通常在几百到几千之间，对于这组连接关系的验证，称为“芯片引脚验证”。要对这个数量级的连接关系进行仿真验证，是一项繁重的任务。

技术实现思路

[0003]本申请实施例提供了芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备，可以解决现有技术中对芯片的复用引脚进行验证效率不高的问题。所述技术方案如下：
[0004]第一方面，本申请实施例提供了一种芯片中复用引脚的自动化验证方法，所述方法包括：
[0005]获取待测芯片的芯片引脚映射表；
[0006]根据所述芯片引脚映射表确定所述待测芯片中各个引脚复用的特征；
[0007]基于通用的UVM验证环境，调用脚本生成的激励文件对引脚复用关系进行仿真验证输出仿真波形；
[0008]利用脚本生成的断言实例文件对仿真波形进行检查；
[0009]根据检查结果输出各个引脚的验证报告。
[0010]第二方面，本申请实例提供了一种芯片中复用引脚的自动化验证装置，包括：
[0011]获取单元，用于获取待测芯片的芯片引脚映射表；
[0012]确定单元，用于根据所述芯片引脚映射表确定所述待测芯片中各个引脚复用的特征；
[0013]输出单元，用于基于通用的UVM验证环境，调用脚本生成的激励文件对引脚复用关系进行仿真验证输出仿真波形；
[0014]检查单元，用于利用脚本生成的断言实例文件对仿真波形进行检查；
[0015]报告单元，用于根据检查结果输出各个引脚的验证报告
[0016]第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行上述的方法步骤。
[0017]第四方面，本申请实施例提供一种计算机设备，可包括：处理器和存储器；其中，所
述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行上述的方法步骤。
[0018]本申请一些实施例提供的技术方案带来的有益效果至少包括：
[0019]使用统一的仿真验证环境对芯片的复用引脚进行测试，可以兼容不同芯片引脚映射表的芯片。
[0020]利用脚本自动调用激励文件对引脚进行信号激励，以及利用断言实例文件自动对输出的仿真模型进行检查，测试效率大大增加，通过断言的自动化检查，避免人工检查波形造成的失误。
附图说明
[0021]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0022]图1是本申请实施例提供的网络架构示意图；
[0023]图2是本申请实施例提供的芯片中复用引脚的自动化验证方法的流程示意图；
[0024]图3是本申请提供的一种芯片中复用引脚的自动化验证装置的结构示意图；
[0025]图4是本申请提供的一种计算机设备的结构示意图。
具体实施方式
[0026]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
[0027]参见图1，为本申请实施例提供的通用的UVM验证环境的软件架构示意图，计算机设备利用该软件架构对芯片进行自动化验证。
[0028]通用的UVM验证环境包括：
[0029]Testbench的验证的顶层，会加载断言模版与实例文件，进行时钟设置，将UVM顶层环境(TOP
‑
ENV)与芯片代码(RTL)进行互联。
[0030]Testbench加载的断言模板，包含预先写好的断言模版，如：工作状态时推挽模式下输出功能检查断言模版；工作状态时推挽模式下输如功能检查断言模版；工作状态时开漏模式下输入输出功能检查断言模版；非工作状态时内部模块输入信号检查断言模版；非工作状态时外部引脚信号检查断言模版。
[0031]Testbench会加载的断言实例文件，包含由脚本生成的所有断言实例。每一组引脚复用关系，都有多个断言实例进行检查。
[0032]UVM顶层环境(TOP
‑
ENV，environment)包含一个AHB(Advanced High Performance Bus，高级高性能总线)/APB(AdvancedPeripheral Bus，高级外围总线)
‑
VIP(Verification Intellectual Property，验证知识产权核)，用于模拟CPU对寄存器进行配置，从而实现引脚复用配置。需要说明的是，AHB/APB
‑
VIP仅仅是示意性的，本专利并不包含AHB/APB
‑
VIP的内容，可以选用权利人的AHB/APB
‑
VIP或者其他接口VIP对CPU进行模拟。Sequencer是一个通用的UVM组件，用于启动sequence。
[0033]底层sequence，包含预先写好的通用的底层任务，如：引脚复用配置任务、引脚复用清除任务、强制引脚任务、强制RTL内部输出任务、强制RTL输出失能任务、强制RTL输出使能任务、强制断言使能任务、强制断言失能任务。
[0034]顶层sequence，包含由脚本生成的所有激励文件，如：复用配置激励，信号驱动激励，断言使能驱动配置。
[0035]仿真验证时，会执行顶层sequence中的激励文件：
[0036]1、复用配置激励会调用底层sequence中的引脚复用配置任务和引脚复用清除任务，通过AHB/APB
‑
VIP会配置相应的寄存器，选通或者关闭一组特定的引脚复用通路。
[0037]2、信号驱动激励会会调用底层sequence中的强制引脚任务、强制RTL内部输出任务、强制RTL输出失能任务、强制RTL输出使能任务，从而在引脚端或者芯片内部模块端施加或不施加输入或输出激励，以及使能或失能输入输出。
[0038]3、断言使能驱动配置会调用底层sequence中的强制断言使能任务、强制断言失能任务，从而开启或关闭特定的断言实例。开启的断言实例会自动检查仿真的波形是否符合预期，对于不符合预期的检查结果会自动输出报告。
[0039]4、上述步骤1、2、3根据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片中复用引脚的自动化验证方法，其特征在于，包括：获取待测芯片的芯片引脚映射表；根据所述芯片引脚映射表确定所述待测芯片中各个引脚复用的特征；基于通用的UVM验证环境，调用脚本生成的激励文件对引脚复用关系进行仿真验证输出仿真波形；利用脚本生成的断言实例文件对仿真波形进行检查；根据检查结果输出各个引脚的验证报告。2.根据权利要求1所述的方法，其特征在于，所述调用脚本生成的激励文件对引脚复用关系进行仿真验证输出仿真波形，包括：解析芯片引脚映射表中的复用关系特征，以及根据复用关系特征在激励文件中生成：复用配置激励、信号驱动激励、断言使能驱动配置；根据复用配置激励配置芯片内部的寄存器，从而选通特定引脚和芯片内部特定模块特定功能的连接通路；获取引脚的引脚类型；若所述引脚类型支持输出功能，将激励信号通过所述引脚输入到关联的特征，通过断言使能驱动配置使能或失能特定的断言检查实例，以及获取该特征的仿真波形；若所述引脚类型支持输入功能，将所述激励信号输入到所述引脚关联的特征，通过断言使能驱动配置使能或失能特定的断言检查实例以及获取该引脚的仿真波形。3.根据权利要求1或2所述的方法，其特征在于，所述激励文件是脚本根据如下的一个或多个底层任务生成的：引脚复用配置任务、引脚复用清除任务、强制引脚任务、强制RTL内部输出任务、强制RTL输出失能任务、强制RTL输出使能任务、强制断言使能任务、强制断言失能任务；其中，上述各个底层任务，存放于通用的UVM验证环境的底层sequence中。4.根据权利要求1或2所述的方法，其特征在于，所...

【专利技术属性】
技术研发人员：肖云飞，
申请(专利权)人：珠海泰为电子有限公司，
类型：发明
国别省市：