低主频高性能芯片的控制方法、装置、存储介质和电子设备制造方法及图纸

本申请实施例公开一种低主频高性能芯片的控制方法、装置、存储介质和电子设备，涉及控制领域。控制方法包括：在N个算法模块中选择至少一个算法模块，以及利用选择的算法模块组成控制环路；为控制环路提供输入信号；启动控制环路对输入信号进行计算；读取控制环路的计算结果，本申请充分利用协处理器中各个算法模块的运算能力，几乎不会消耗主处理器的运算能力，因此不需要增加处理器的尺寸。另外，直接利用模块化的算法模块重构控制环路，可以降低开发控制算法的难度，提高开发的效率。提高开发的效率。提高开发的效率。

【技术实现步骤摘要】
低主频高性能芯片的控制方法、装置、存储介质和电子设备


[0001]本专利技术涉及控制领域，尤其涉及一种低主频高性能芯片的控制方法、装置、存储介质和电子设备。

技术介绍

[0002]随着工业智能化的不断提升，工业产品的需求功能越发多样化和复杂化，相应对工业产品中主控芯片的性能要求也越来越高。为提高主控芯片的处理性能，一般通过提高主控芯片的主频来提高程序执行(特别是算法)的效率，因此，很多工业控制领域的主控芯片往高主频方向发展，同时为了满足用户对多种算法的需求，芯片不断扩大存储器大小，导致增加芯片的尺寸增加。

技术实现思路

[0003]本申请实施例提供了的低主频高性能芯片的控制方法、装置、存储介质和电子设备，可以解决相关技术中通过提高芯片的主频提高处理性能带来的处理器的尺寸较大的问题。所述技术方案如下：
[0004]第一方面，本申请实施例提供了一种低主频高性能芯片的控制方法，应用于主处理器和协处理器，所述主处理器通过总线与所述协处理器相连，所述协处理器包括N个算法模块，N为大于1的整数，各个算法模块采用硬件形式实现；
...

【技术保护点】

【技术特征摘要】
1.一种低主频高性能芯片的控制方法，其特征在于，应用于主处理器和协处理器，所述主处理器通过总线与所述协处理器相连，所述协处理器包括N个算法模块，N为大于1的整数，各个算法模块采用硬件形式实现；所述控制方法包括：在所述N个算法模块中选择至少一个算法模块，以及利用选择的算法模块组成控制环路；为所述控制环路提供输入信号；启动所述控制环路对所述输入信号进行计算；读取所述控制环路的计算结果。2.根据权利要求1所述的方法，其特征在于，所述在所述N个算法模块中选择至少一个算法模块，以及利用选择的算法模块组成控制环路，包括：根据寄存器的配置信息在所述N个算法模块中选择至少一个算法模块，以及利用选择的算法模块组成控制环路；或通过显示单元显示控制环路编辑界面；根据用户的编辑指令在所述控制环路编辑界面上绘制拓扑关系图；在完成编辑后，根据所述拓扑关系图在所述N个算法模块中选择至少一个算法模块，以及利用选择的算法模块组成控制环路。3.根据权利要求1或2所述的方法，其特征在于，所述为所述控制环路提供输入信号，包括：在多路外部信号源或内部信号源中选择至少一路信号；将选择的信号作为输入信号提供给所述控制环路。4.根据权利要求3所述的方法，其特征在于，各个算法模块在存储器中配...

【专利技术属性】
技术研发人员：李建霖，吴亚杰，王乐鹏，韦延清，郭科，李庆顺，李政霖，向增，
申请(专利权)人：珠海泰为电子有限公司，
类型：发明
国别省市：