充电电路和充电方法技术

本申请涉及半导体电路领域，包括充电电路和充电方法，包括串联在一起的电阻和电容；包括：短路单元，利用第三通路在第一指定时间内的输出，对所述电阻短路，并且，在第一指定时间后取消对所述电阻短路；关断单元，在第一指定时间内处于关断状态，使得充电电压能够仅对电容充电；开关单元，结合第一通路和第二通路的输出产生充电电压；第一通路，第二通路，第三通路，结合使能信号和第一通路的输出信号，控制短路单元在第一指定时间内对所述电阻短路；并且，结合参考电压、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后，不再对电阻短路。本申请具有快速对RC电路的电容充电，不受电阻阻值大的影响的效果。不受电阻阻值大的影响的效果。不受电阻阻值大的影响的效果。

【技术实现步骤摘要】
充电电路和充电方法


[0001]本申请涉及半导体电路的领域，尤其是涉及一种充电电路和充电方法。

技术介绍

[0002]目前，传统的基于片外电容滤波的低压差线性稳压器LDO的电路包含一个额外的引脚，在带隙基准电路的输出端外接一个电容 ( 一般10nF)，与芯片前级内部的电阻组成 RC 低通滤波器，可以滤除带隙基准电路的输出噪声，进而降低 LDO 的输出噪声。但是，LDO 系统上电时，由于对片外电容进行充电会消耗一定时间，降低了 LDO 的响应速度。

技术实现思路

[0003]为了解决RC电路充电时间较大，导致LDO的响应速度变慢的技术问题，本申请提供了一种充电电路和充电方法。
[0004]本申请提供的一种充电电路，采用如下的技术方案：第一方面，提供一种充电电路，包括串联在一起的电阻R和电容C，所述电容C一端连接电阻R，另一端接地GND；包括：短路单元，跨接在电阻R的两端，利用第三通路在第一指定时间内的输出，对所述电阻R短路，并且，在第一指定时间后取消对所述电阻R短路；关断单元，跨接在电容C的两端，在第一指定时间内处于关断状态，使得充电电压能够仅对电容C充电；开关单元，连接第一通路和第二通路，结合第一通路和第二通路的输出产生充电电压；第一通路，连接关断单元和开关单元，结合第二通路的输出信号，控制开关单元产生充电电压，并在第一指定时间内给电容C充电；并且，第一通路的输出信号结合使能信号，通过第三通路控制短路单元的第一指定时间；第二通路，连接使能信号端和开关单元，利用使能信号控制开关单元；第三通路，与短路单元、第一通路和使能信号端连接。结合使能信号和第一通路的输出信号，控制短路单元在第一指定时间内对所述电阻R短路；并且，结合参考电压Vref、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后，不再对电阻R短路。
[0005]优选的，所述关断单元，包括：第一PMOS管P1、第一电阻R1和第二电阻R2；所述第一PMOS管P1的栅极连接电阻R和电容C的连接处，所述第一PMOS管P1的源极通过第一电阻R1连接电源VDD，所述第一PMOS管P1的漏极通过第二电阻R2接地GND。
[0006]优选的，所述短路单元，包括：传输门TG；所述传输门TG的输入端和输出端分别连接电阻R的两端；所述传输门TG的输出端连接所述第一PMOS管P1的栅极；所述传输门TG的两个门控制信号来自第三通路的输出。
[0007]优选的，所述开关单元，包括：依次级联的第二PMOS管P2、第一NMOS管N1和第二NMOS管N2；所述第二PMOS管P2的源极连接电源VDD，所述第二PMOS管P2的漏极与所述第一
NMOS管N1的漏极连接；所述第一NMOS管N1的源极与所述第二NMOS管N2漏极连接，所述第二NMOS管N2的源极接地GND；所述第二PMOS管P2的栅极和第二NMOS管N2的栅极均连接第二通路的输出端；所述第一NMOS管N1的栅极与所述第一通路的输出端连接；所述第二PMOS管P2的漏极连接所述传输门TG的输入端。
[0008]优选的，所述第一通路，包括：依次连接的施密特触发器Schmitt、第一反相器INV1和第二反相器INV2；所述施密特触发器Schmitt的输入端连接第一PMOS管P1的漏极；所述第二反相器INV2的输出端连接第二NMOS管N2的栅极。
[0009]优选的，所述第二通路，包括：依次连接的第三反相器INV3和第四反相器INV4；所述使能信号连接所述第三反相器INV3的输入端，所述第四反相器INV4的输出端均与第二PMOS管P2的栅极、第二NMOS管N2的栅极连接。
[0010]优选的，所述第三通路，包括：依次连接的第五反相器INV5、与非门NAND、第六反相器INV6、第一延时反相器、第七反相器INV7、第八反相器INV8和第九反相器INV9；所述第五反相器INV5的输入端与所述第一通路的输出端连接，所述第五反相器INV5的输出端与所述与非门NAND的第一输入端连接；所述使能信号连接所述与非门NAND的第二输入端；所述第八反相器INV8的输出端和第九反相器INV9的输出端，分别连接传输门TG的两个门控制信号，控制传输门TG对所述电阻R处于短路状态或者开路状态。
[0011]第二方面，还提供一种充电方法，包括：响应于电源VDD启动，第三通路结合第一通路的输出和为低电平的使能信号，产生在第一指定时间内使得短路单元导通的两个门控制信号；响应于电源VDD启动，关断单元处于关断状态使得充电电压仅对电容C充电；响应于电源VDD启动，第一通路与第二通路各自的输出信号，控制开关单元输出充电电压，使得充电电压对电容C充电。
[0012]优选的，还包括：响应于使能信号启动，所述第一通路的输出和第二通路的输出，使得开关单元不再输出充电电压，结束对所述电容C充电。
[0013]优选的，还包括：响应于参考电压Vref启动，所述关断单元的输出，使得第一通路的输出和第二通路的输出结合，导致第三通路输出的两个门控制信号控制短路单元结束导通状态。
[0014]综上所述，本申请包括以下至少一种有益技术效果：由于先对电阻R短路，然后对电容C充电，避免了LDO电路由于RC滤波电路存在大电阻抑制滤波电容充电电流的情况，改善滤波电容自身充电的时间，进而改善了上电启动时间。
附图说明
[0015]图1是一种充电电路的构成图；图2是一种充电电路的第一实施例图；图3是充电方法的步骤图。
[0016]附图标记说明：1、短路单元；2、关断单元；3、开关单元；4、第一通路；5、第二通路；6、第三通路。
实施方式
[0017]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图1
‑
附图3及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
[0018]第一方面，如图1、图2所示，提供一种充电电路，包括串联在一起的电阻R和电容C，所述电容C一端连接电阻R，另一端接地GND；包括：短路单元1，用于利用第三通路在第一指定时间内的输出，对所述电阻R短路，并且，在第一指定时间后取消对所述电阻R短路；短路单元跨接在电阻R的两端，如果短路单元处于短路状态，则电流流过短路单元，而不会流过电阻R，即电阻R被短路了。并且，短路单元受到第三通路的影响，只在第一指定时间内，才处于短路状态。第一指定时间处于微秒级别，很短。在该第一指定时间内，电荷就能够在电容C积累达到满负荷状态。
[0019]关断单元2，用于在第一指定时间内处于关断状态，使得充电电压能够仅对电容C充电；关断单元处于关断状态，则电荷仅向电容C处聚集，不会流向其他支路。
[0020]开关单元3，用于结合第一通路和第二通路的输出产生充电电压；开关单元的导通与截止可以导致是否有充电电压形成。并且，开关单元的导通和截止，是由第一通路和第二通路的输出决定的。
[0021]第一通路4，用于结合第二通路的输出信号，控制开关单元产生充本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种充电电路，包括串联在一起的电阻R和电容C，所述电容C一端连接电阻R，另一端接地GND；其特征在于，包括：短路单元、关断单元、开关单元、第一通路、第二通路和第三通路；短路单元，跨接在电阻R的两端，利用第三通路在第一指定时间内的输出，对所述电阻R短路，并且，在第一指定时间后取消对所述电阻R短路；关断单元，跨接在电容C的两端，在第一指定时间内处于关断状态，使得充电电压能够仅对电容C充电；开关单元，连接第一通路和第二通路，结合第一通路和第二通路的输出产生充电电压；第一通路，连接关断单元和开关单元，结合第二通路的输出信号，控制开关单元产生充电电压，并在第一指定时间内给电容C充电；并且，第一通路的输出信号结合使能信号，通过第三通路控制短路单元的第一指定时间；第二通路，连接使能信号端和开关单元，利用使能信号控制开关单元；第三通路，与短路单元、第一通路和使能信号端连接，结合使能信号和第一通路的输出信号，控制短路单元在第一指定时间内对所述电阻R短路；并且，结合参考电压Vref、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后，不再对电阻R短路。2.根据权利要求1所述的充电电路，其特征在于，所述关断单元，包括：第一PMOS管P1、第一电阻R1和第二电阻R2；所述第一PMOS管P1的栅极连接电阻R和电容C的连接处，所述第一PMOS管P1的源极通过第一电阻R1连接电源VDD，所述第一PMOS管P1的漏极通过第二电阻R2接地GND；所述第一PMOS管P1在所述电源VDD启动后，处于关断状态。3.根据权利要求2所述的充电电路，其特征在于，所述短路单元，包括：传输门TG；所述传输门TG的输入端和输出端分别连接电阻R的两端；所述传输门TG的输出端连接所述第一PMOS管P1的栅极；所述传输门TG的两个门控制信号来自第三通路的输出。4.根据权利要求3所述的充电电路，其特征在于，所述开关单元，包括：依次级联的第二PMOS管P2、第一NMOS管N1和第二NMOS管N2；所述第二PMOS管P2的源极连接电源VDD，所述第二PMOS管P2的漏极与所述第一NMOS管N1的漏极连接；所述第一NMOS管N1的源极与所述第二NMOS管N2漏极连接，所述第二NMOS管N2的源极接地GND；所述第二PMOS管P2的栅极和第二NMOS管N2的栅极均连接第二通路的输出端；所述第一NMOS管N1的栅极与所述第一通路的输出端连接；所述第二PMOS管P2的漏极连接所述传输门TG的输入...

【专利技术属性】
技术研发人员：刘运来，杨洲，曲雄飞，周鹏，李慧超，
申请(专利权)人：中科海高成都电子技术有限公司，
类型：发明
国别省市：