叠置误差的校正方法及半导体元件的制备方法技术

本公开提供一种叠置误差的校正方法。该校正方法包括基于一第一叠置标记产生一第一叠置误差，其中该第一叠置误差指示该第一叠置标记的一下部图案和一上部图案之间的一错位，以及，因应于检测该第一叠置误差的异常，基于一第二叠置标记产生一第二叠置误差，并根据该第二叠置误差确定该第一叠置误差中的异常是否由该下部图案和该上部图案的该错位引起。由该下部图案和该上部图案的该错位引起。由该下部图案和该上部图案的该错位引起。

【技术实现步骤摘要】
叠置误差的校正方法及半导体元件的制备方法
[0001]交叉引用
[0002]本申请案主张美国第17/568,041及17/568,118号专利申请案的优先权(即优先权日为“2022年1月4日”)，其内容以全文引用的方式并入本文中。


[0003]本公开关于一种叠置误差的校正方法及半导体元件的制备方法。

技术介绍

[0004]随着半导体工业的发展，在光刻操作中减少光刻胶图案和底层图案的叠置误差(overlay error)变得更加重要。由于各种因素，如测量结构的不对称形状，使得正确测量叠置误差变得更加困难，因此需要一种新的叠置标记和方法，以更精确地测量叠置误差。
[0005]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现思路

[0006]本公开的一个方面提供一种叠置校正的标记。该标记包括一第一图案和一第二图案。该第一图案设置在一基底的一第一表面上。该第二图案设置在该基底的一第二表面上，该基底的该第二表面与该基底的第一表面相对。该第一图案至少与该第二图案的一部分重叠，并且该第一图案和该第二图案共同定义一第一叠置误差。
[0007]本公开的另一个方面提供一种叠置校正的标记。该标记包括一第一叠置标记和一第二叠置标记。该第一叠置标记包括设置在一基底的一第一表面上的一第一图案和一第二图案。该第一叠置标记用来产生一第一叠置误差。该第二叠置标记包括设置在该基底的一第二表面的一第三图案和设置在该基底的该第一表面的一第四图案。该基底的该第一表面与该基底的该第二表面相对。该第二叠置标记用来产生一第二叠置误差，且该第二叠置标记用来校正该第一叠置误差。
[0008]本公开的另一个方面提供一种叠置误差的校正方法。该方法包括基于一第一叠置标记产生一第一叠置误差，其中该第一叠置误差指示该第一叠置标记的一下部图案和一上部图案之间的一错位，以及，因应于检测该第一叠置误差的异常，基于一第二叠置标记产生一第二叠置误差，并根据该第二叠置误差确定该第一叠置误差中的异常是否由该下部图案和该上部图案的该错位引起。
[0009]本公开的另一个方面提供一种半导体元件的制备方法。该制备方法包括提供一基底，具有一第一表面和其相对的一第二表面，在该基底的该第一表面上形成一第一图案，在该基底的该第二表面上形成一第二图案，形成覆盖该第二图案的一中间结构，在该基底的该第二表面上形成一第三图案，其中该第二图案和该第三图案共同定义一第一叠置误差，以及在该基底的该第二表面上形成一第四图案，其中该第一图案和该第四图案共同定义一
第二叠置误差。
[0010]本公开的实施例提供用于叠置误差测量的叠置标记。可共用两个叠置标记来确定叠置误差的异常是由当层和前层的错位造成，或是由晶圆翘曲造成。使用两个叠置标记的两个测量步骤，可以防止曝光设备的不准确调整。因此，可以提高曝光设备的可用时间。
[0011]上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
[0012]参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号是指相同的元件。
[0013]图1是俯视图，例示本公开一些实施例的晶圆。
[0014]图2是放大视图，例示本公开一些实施例的图1中的点状区域。
[0015]图3是俯视图，例示本公开一些实施例的叠置标记。
[0016]图3A是例示本公开一些实施例沿图3的线A
‑
A'的剖视图。
[0017]图3B是例示本公开一些实施例沿图3的线B
‑
B'的剖视图。
[0018]图4是俯视图，例示本公开一些实施例的叠置标记。
[0019]图4A是例示本公开一些实施例沿图4的C
‑
C'线的剖视图。
[0020]图5是剖视图，例示本公开一些实施例的叠置标记。
[0021]图6是剖视图，例示本公开一些实施例的叠置标记。
[0022]图7是剖视图，例示本公开一些实施例的叠置标记。
[0023]图8是剖视图，例示本公开一些实施例的叠置标记。
[0024]图9是方框图，例示本公开一些实施例的半导体制备系统。
[0025]图10是流程图，例示本公开各个方面的叠置标记的制备方法。
[0026]图11是流程图，例示本公开各个方面的叠置错误的校正方法。
[0027]图12是例示本公开各个方面的半导体制备系统的硬件的图。
[0028]附图标记说明：
[0029]10：晶圆
[0030]21：叠置标记
[0031]22：叠置标记
[0032]30：切割道
[0033]40：芯片
[0034]100：基底
[0035]100s1：表面
[0036]100s2：表面
[0037]110：叠置标记
[0038]111：图案
[0039]112：图案
[0040]120a：叠置标记
[0041]120b：叠置标记
[0042]120c：叠置标记
[0043]121a：图案
[0044]121b：图案
[0045]121c：图案
[0046]122：图案
[0047]122'：特征
[0048]130：中间结构
[0049]140：遮罩
[0050]150：虚置层
[0051]160a：叠置标记
[0052]160b：叠置标记
[0053]161a：图案
[0054]161b：图案
[0055]162：图案
[0056]170：中间结构
[0057]180：遮罩
[0058]300：半导体制备系统
[0059]310：制造设备
[0060]320
‑
1,
…
,320
‑
N：制造设备
[0061]330：制造设备
[0062]340
‑
1,
…
,340
‑
N：制造设备
[0063]350：曝光设备
[0064]360：叠置测量设备
[0065]370：叠置(OVL)校正系统
[0066]380：网络
[0067]390：控制器
[0068]400：制备方法
[0069]4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种叠置误差的校正方法，包括：基于一第一叠置标记产生一第一叠置误差，其中该第一叠置误差指示该第一叠置标记一下部图案和一上部图案之间的一错位；以及因应于检测该第一叠置错误的一异常：基于一第二叠置标记产生一第二叠置误差；以及根据该第二叠置误差，确定该第一叠置误差的该异常是否由该下部图案和该上部图案之间的该错位引起。2.如权利要求1所述的校正方法，其中该第二叠置标记包括设置在一基底一第一表面上的一第一图案和设置在该基底一第二表面上的一第二图案，并且其中该基底的该第一表面与该基底的该第二表面相对。3.如权利要求2所述的校正方法，其中该第二图案与该上部图案位于相同的水平层面。4.如权利要求2所述的校正方法，其中该第二图案至少与该第一图案重叠。5.如权利要求2所述的校正方法，其中该第一图案的一轮廓和该第二图案一轮廓在一平面视图中等形。6.如权利要求2所述的校正方法，其中该下部图案与该上部图案不重叠。7.如权利要求1所述的校正方法，还包括：测定该第二叠置误差是否异常，并确定该下部图案与该上部图案是否错位。8.如权利要求1所述的校正方法，其中该第一叠置误差和该...

【专利技术属性】
技术研发人员：马士元，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：