一种芯片设计布局结构制造技术

本发明专利技术公开了一种芯片设计布局结构，所述结构包括：第一运算模块；第二运算模块；第三运算模块；第四运算模块；信号通道；缓冲单元；第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密连接的运算核心；第一运算模块和第二运算模块之间竖直方向上的两个运算核心对齐紧密拼接；第三运算模块和第四运算模块之间竖直方向上的两个运算核心对齐紧密拼接；且在第一运算模块和第二运算模块水平方向上两个运算核心和第三运算模块和第四运算模块水平方向上的两个运算核心对齐紧密拼接，以形成紧密拼接的运算模块组；在运算模块组两个边缘分别具有分支信号通道，和分支信号通道相邻的运算模块的缓冲单元共享所述分支信号通道。述分支信号通道。述分支信号通道。

【技术实现步骤摘要】
一种芯片设计布局结构


[0001]本专利技术涉及芯片设计
，特别涉及一种芯片设计布局结构。

技术介绍

[0002]ASIC芯片是用于供专门应用的集成电路(ASIC，Application Specific Integrated Circuit)芯片技术，是指应特定用户要求和特定电子系统的需要而设计、制造的芯片。在集成电路界被认为是一种为专门目的而设计的集成电路。ASIC芯片技术发展迅速，与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点，从而被应用于更为广泛的领域，比如人工智能、安全运算等都涉及大运算量的特定计算。针对特定运算，ASIC芯片可以发挥其运算快，功耗小等特点。而特定运算类的ASIC芯片使用的都是7nm、5nm等先进工艺，芯片面积的浪费和不必要的功耗增加会造成芯片成本以及市场竞争力的巨大损失。现有技术芯片设计布局结构如图1所示，单个分支信号通道只能共享给两个缓冲单元，如果缓冲单元放置在分支信号通道，则会成条状增加芯片设计面积。

技术实现思路

[0003]本专利技术其中一个专利技术目的在于提供一种芯片设计布局结构，所述芯片设计布局结构在保证运算核心性能的前提下，将所述运算核心设计成L形结构，将两个L形的运算核心倒扣叠放后形成运算模块组，在所述运算模块组中心具有空白处，所述空白处用于放置缓冲单元，将相邻的两个运算模块组两两贴合，使得锁相环到不同运算模块组之间的信号分支通道减少，从而减少了锁相环到运算模块时钟信号端口的缓冲单元数量，减少芯片整体功耗。<br/>[0004]本专利技术另一个专利技术目的在于提供一种芯片设计布局结构，所述芯片设计布局结构通过每两个运算核心共享一个水平方向顶层信号通道，使得多个运算模块组构成的芯片设计布局信号通道面积大幅减少，减少芯片设计面积。
[0005]为了实现至少一个上述专利技术目的，本专利技术进一步提供一种芯片设计布局结构，所述结构包括：
[0006]第一运算模块；
[0007]第二运算模块；
[0008]第三运算模块；
[0009]第四运算模块；
[0010]信号通道；
[0011]缓冲单元；
[0012]其中所述第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密连接的运算核心；
[0013]其中所述第一运算模块和第二运算模块之间竖直方向上的两个运算核心对齐紧
密拼接；所述第三运算模块和第四运算模块之间竖直方向上的两个运算核心对齐紧密拼接；且在所述第一运算模块和第二运算模块水平方向上的两个运算核心和所述第三运算模块和第四运算模块水平方向上的两个运算核心对齐紧密拼接，以形成紧密拼接的运算模块组；
[0014]所述信号通道包括主信号通道和分支信号通道，在所述运算模块组两个边缘分别具有分支信号通道，每个运算模块内部分别具有缓冲单元，相邻两个模块组之间的缓冲单元共享所述分支信号通道。
[0015]根据本专利技术其中一个较佳实施例，所述运算模块内部具有空腔，所述空腔内设置有所述缓冲单元，每一缓冲单元连通相邻的所述分支信号通道。
[0016]根据本专利技术另一个较佳实施例，所述运算模块内的两个运算核心为L形结构，所述L形结构的运算核心相互倒扣拼接，以在所述运算模块中心形成所述空腔。
[0017]根据本专利技术另一个较佳实施例，所述运算模块组在水平方向上的边缘具有所述分支信号通道，多个运算模块组通过所述分支信号通道水平隔离，在所述运算模块组的竖直方向边缘具有所述主信号通道，所述主信号通道连接多个水平方向上的分支信号通道。
[0018]根据本专利技术另一个较佳实施例，放置在所述空腔内的缓冲单元包括时钟树的缓冲单元、数据信号的缓冲单元和两个运算模块信号端口连接的外部缓冲单元。
[0019]根据本专利技术另一个较佳实施例，所述芯片设计布局结构包括锁相环，所述锁相环连接所述主信号通道。
[0020]根据本专利技术另一个较佳实施例，所述主信号通道和主信号通道连接的分支信号通道以及分支信号通道连接的缓冲单元构成时钟树。
[0021]根据本专利技术另一个较佳实施例，所述运算模块中运算核心水平方向L形长度大于运算核心竖直方向上L形宽度。
[0022]为了实现至少一个上述专利技术目的，本专利技术进一步提供一种芯片设计布局方法，所述方法包括：
[0023]在不改变运算性能前提下，去除运算核心部分区域，形成一个L形结构的运算核心；
[0024]将两个所述L形结构的运算核心倒扣拼接，形成具有空腔且方形结构的运算模块；
[0025]将四个运算模块边缘相互对齐紧密拼接，形成运算模块组；
[0026]在所述运算模块组的两个相对的边缘之间分别设置分支信号通道，且在所述空腔内设置缓冲单元；
[0027]所述缓冲单元连通相邻的分支信号通道，和所述分支信号通道相邻的缓冲单元共享所述分支信号通道。
附图说明
[0028]图1为现有技术芯片设计布局结构示意图。
[0029]图2为本专利技术中运算核心的结构示意图。
[0030]图3为本专利技术中运算核心拼接成运算模块的结构示意图。
[0031]图4显示的是本专利技术中运算模块拼接成半面运算模块组的结构示意图。
[0032]图5显示是多个运算模块组组装后构成本专利技术完整芯片设计布局结构示意图。
[0033]图6显示的是本专利技术相比于传统技术方案的优势图表。
具体实施方式
[0034]以下描述用于揭露本专利技术以使本领域技术人员能够实现本专利技术。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本专利技术的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本专利技术的精神和范围的其他技术方案。
[0035]可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
[0036]请结合图2
‑
图6，本专利技术公开了一种芯片设计布局结构和方法，其中所述结构主要包括第一运算模块、第二运算模块、第三运算模块和第四运算模块，其中所述第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密拼接成规则形状的运算核心，本专利技术中规则形状被配置为方形，在其他一些较佳实施例中可以不限定方形结构，每个运算模块中都包含了至少一个缓冲单元，第一运算模块和第二运算模块之间紧密拼接，且第三运算模块和第四运算模块之间紧密拼接，所述紧密拼接方式为对应运算模块的运算核心边缘对齐紧密拼接。以图5中拼接的运算模块组为例，所述运算模块组，从左上角顺时针方向的运算模块分别为所述第一运算模块、第二运算模块、第三运算模块和第四运算模块。按照上述方式紧密拼接后，进一步将所述第一运算模块、第二运算模块和第三运算模块、第四运算模块之间两个运算核心以边缘对齐的方式紧密拼接，形成如图5中由四个运算模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片设计布局结构，其特征在于，所述结构包括：第一运算模块；第二运算模块；第三运算模块；第四运算模块；信号通道；缓冲单元；其中所述第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密连接的运算核心；其中所述第一运算模块和第二运算模块之间竖直方向上的两个运算核心对齐紧密拼接；所述第三运算模块和第四运算模块之间竖直方向上的两个运算核心对齐紧密拼接；且在所述第一运算模块和第二运算模块水平方向上的和所述第三运算模块和第四运算模块水平方向上的两个运算核心对齐紧密拼接，以形成紧密拼接的运算模块组；所述信号通道包括主信号通道和分支信号通道，在所述运算模块组两个边缘分别具有分支信号通道，每个运算模块内部分别具有缓冲单元，相邻两个模块组之间的缓冲单元共享对应分支信号通道。2.根据权利要求1所述的一种芯片设计布局结构，其特征在于，所述运算模块内部具有空腔，所述空腔内设置有所述缓冲单元，每一缓冲单元连通相邻的所述分支信号通道。3.根据权利要求2所述的一种芯片设计布局结构，其特征在于，所述运算模块内的两个运算核心为L形结构，所述L形结构的运算核心相互倒扣拼接，以在所述运算模块中心形成所述空腔。4.根据权利要求1所述的一种芯片设计布局结构，其特征在于，所述运算模块组在水平方向上的边缘具有所述分支信号通道，多个运算模块组通...

【专利技术属性】
技术研发人员：程晓，
申请(专利权)人：上海亿家芯集成电路设计有限公司，
类型：发明
国别省市：