一种耐高压倒装芯片的三明治型封装结构制造技术

本实用新型专利技术公开了一种耐高压倒装芯片的三明治型封装结构，包括引线框架；氧化硅片，氧化硅片的上表面具有氧化层，氧化硅片通过晶粒粘贴膜安装于引线框架上；芯片，芯片具有触点，芯片倒装设置于氧化硅片上，芯片的触点与引线框架的管脚连接，芯片与氧化硅片之间设有晶粒粘贴胶；塑封层，塑封层包裹住芯片、晶粒粘贴胶、氧化硅片、晶粒粘贴膜和触点。本实用新型专利技术制备时无需额外引入新设备，采用氧化硅片做结构层，分别使用晶粒粘贴膜和晶粒粘贴胶胶固定氧化硅片和工作芯片，形成一种叠Die结构，该结构可以辅助倒装的触点，稳定的固定住芯片，避免WB产品结构的晃动，可实现4800V的耐压需求，该结构在绝缘效果不变的情况下，控制整个绝缘部分厚度为125um。分厚度为125um。分厚度为125um。

【技术实现步骤摘要】
一种耐高压倒装芯片的三明治型封装结构


[0001]本技术涉及半导体封装
，更具体涉及一种耐高压倒装芯片的三明治型封装结构。

技术介绍

[0002]针对有耐高压需求的消费电子产品、家用电器及车载产品等电子设备元器件，目前主流的绝缘产品设计都集中在增加塑封树脂的包封厚度、增加装片膜厚度、额外叠加绝缘层等方向上。
[0003]但是，塑封树脂厚度的增加会导致产品厚度的增加；增加装片膜厚度、叠加绝缘层则会存在芯片晃动和装片工艺复杂的风险点。
[0004]如专利授权公开号为CN215527723U的封装结构，其采用绝缘膜工艺并使用硅胶层单独包裹芯片，该方法不仅严重增加的封装的工作量，还需要引入特殊治具来流程化粘贴绝缘膜，还存在后续WB作业(打线键合)晃动的风险。专利授权公开号为CN209896028U的半导体封装结构，其则是采用单纯的使用绝缘层FPC板材、PCB板材或陶瓷板材来实现绝缘效果，但这三种材料的使用也需要引入特殊治具辅助，且现有工艺条件下陶瓷板材不能减薄至100um以内，会导致整个封装结构的厚度增加。

技术实现思路

[0005]为了解决上述问题，本技术提供了一种耐高压倒装芯片的三明治型封装结构，可控制厚度，制作时无需额外引入新设备，采用倒装作业，可稳定固定芯片，满足耐压需求。
[0006]根据本技术的一个方面，提供了一种耐高压倒装芯片的三明治型封装结构，包括：
[0007]引线框架；
[0008]氧化硅片，氧化硅片的上表面具有氧化层，氧化硅片通过晶粒粘贴膜安装于引线框架上；
[0009]芯片，芯片具有触点，芯片倒装设置于氧化硅片上，芯片的触点与引线框架的管脚连接，芯片与氧化硅片之间设有晶粒粘贴胶；
[0010]塑封层，塑封层包裹住所述芯片、晶粒粘贴胶、氧化硅片、晶粒粘贴膜和触点。
[0011]在一些实施方式中，触点的高度为125μm。
[0012]在一些实施方式中，氧化硅片的氧化层厚度为5μm，氧化硅片的整体厚度为50μm。
[0013]在一些实施方式中，晶粒粘贴膜采用厚度为50μm的绝缘膜。
[0014]在一些实施方式中，晶粒粘贴胶采用厚度为25μm的绝缘胶。
[0015]在一些实施方式中，引线框架采用金属Cu材料。
[0016]与现有技术相比，本技术的有益效果是：本技术提供了一种耐高压倒装芯片的三明治型封装结构，采用氧化硅片做结构层，分别使用晶粒粘贴膜和绝缘的晶粒粘
贴胶胶固定氧化硅片和工作芯片，形成一种叠Die结构，该结构可以辅助倒装的触点，稳定的固定住芯片，避免WB产品结构的晃动，还可以实现4800V的耐压需求；该设计结构可以保证绝缘效果不变的情况下，控制整个绝缘部分厚度为125um，保证该封装产品与常规产品的厚度无明显差异，能够更好的应用于现有产品设计；该设计结构所采用的氧化硅片可使用量产作业的磨划和装片设备进行磨划和装片，不需要额外引入新设备，并创新性的使用倒装作业，避免了常规绝缘设计导致芯片晃动，造成打线报警的风险。
附图说明
[0017]图1是本技术一实施方式的一种耐高压倒装芯片的三明治型封装结构；
[0018]图2是图1的封装结构的制备步骤流程图。
具体实施方式
[0019]下面结合具体实施方式对本技术作进一步的说明。
[0020]如图1和2所示，本技术所述一实施方式的一种耐高压倒装芯片的三明治型封装结构，包括引线框架1、氧化硅片3、芯片5和塑封层6。引线框架1采用金属Cu材料，比如SOP16的铜质框架。为避免造成芯片5短路失效，芯片5下方需要绝缘处理。氧化硅片3为常规的硅片，进行单面氧化处理，即氧化硅片3的上表面形成氧化层，实现半导体硅片的绝缘化。将氧化硅片3通过晶粒粘贴膜2安装于引线框架1上。在芯片5上，制作出可以辅助倒装的触点51。将芯片5倒装安装于氧化硅片3上，芯片5的触点51与引线框架1的管脚11连接，芯片5与氧化硅片3之间通过晶粒粘贴胶4连接。通过塑封层6包裹住所述芯片5、晶粒粘贴胶4、氧化硅片3、晶粒粘贴膜2和触点51。
[0021]芯片5生长的触点51的高度为125μm。氧化硅片3的氧化层厚度为5μm，氧化硅片3的整体厚度为50μm。晶粒粘贴膜2采用厚度为50μm的绝缘膜，介电强度可实现2200V/50μm。晶粒粘贴胶4采用厚度为25μm的绝缘胶，介电强度可实现2500V/25μm。这样，可以在保证绝缘不变的情况下，控制整个绝缘部分的厚度为125μm，保证本技术制作的产品与常规产品的厚度无明显差异，能够更好的应用于现有产品设计。
[0022]本技术所述的耐高压倒装芯片的三明治型封装结构的具体制备方法：
[0023]步骤S1：提供一引线框架1；
[0024]步骤S2：通过常规的磨划工艺将氧化层厚度为5μm的氧化硅片3整体厚度减薄至50μm，并粘贴50μm厚的晶粒粘贴膜2；
[0025]步骤S3：将氧化硅片3通过晶粒粘贴膜2安装在引线框架1上，待晶粒粘贴膜2固化后，在氧化硅片3上表面涂敷25μm胶厚的绝缘晶粒粘贴胶4；
[0026]步骤S4：将生长有bumping(触点51)高度为125μm的芯片5，进行倒装芯片5作业，bumping通过回流炉固定在一边的管脚11上，并与氧化硅片3上的晶粒粘贴胶4结合，形成一种三明治型结构；
[0027]步骤S5：待整条作业完成后，立即送入烘箱，对晶粒粘贴胶4进行烘烤固化；
[0028]步骤S6：使用耐压的塑封树脂对产品进行包封，形成塑封层6，产品的整体耐压结构即可完成。
[0029]该结构在制作时，所采用的氧化硅片3可使用量产作业的磨划和装片设备进行磨
划和装片，不需要额外引入新设备，并创新性的使用倒装作业，避免了常规绝缘设计导致芯片5晃动，造成打线报警的风险。
[0030]本技术提供了一种耐高压倒装芯片的三明治型封装结构，采用氧化硅片3做结构层，分别使用晶粒粘贴膜2和绝缘的晶粒粘贴胶4胶固定氧化硅片3和工作芯片5，形成一种叠Die结构，该结构可以辅助倒装的触点51，稳定的固定住芯片5，避免WB产品结构的晃动，还可以实现4800V的耐压需求。该设计结构可以保证绝缘效果不变的情况下，控制整个绝缘部分厚度为125um，保证该封装产品与常规产品的厚度无明显差异，能够更好的应用于现有产品设计。
[0031]以上所述的仅是本技术的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本技术的创造构思的前提下，还可以做出其它变形和改进，这些都属于本技术的保护范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种耐高压倒装芯片的三明治型封装结构，其特征在于，包括：引线框架；氧化硅片，所述氧化硅片的上表面具有氧化层，所述氧化硅片通过晶粒粘贴膜安装于引线框架上；芯片，所述芯片具有触点，所述芯片倒装设置于氧化硅片上，所述芯片的触点与引线框架的管脚连接，所述芯片与氧化硅片之间设有晶粒粘贴胶；塑封层，所述塑封层包裹住所述芯片、晶粒粘贴胶、氧化硅片、晶粒粘贴膜和触点。2.根据权利要求1所述的耐高压倒装芯片的三明治型封装结构，其特征在于，所述触点的高度为125μm。3.根据权...

【专利技术属性】
技术研发人员：刘颖，
申请(专利权)人：江苏芯德半导体科技有限公司，
类型：新型
国别省市：