芯片及芯片测试模式进入方法技术

本发明专利技术公开了一种芯片及芯片测试模式进入方法，芯片包括：SDA引脚，用于接收时钟信号并将时钟信号传送至测试功能命令收发模块；SCL引脚，用于接收数据信号并将数据信号传送至测试功能命令收发模块；测试功能命令收发模块，用于接收时钟信号、数据信号，并将时钟信号、数据信号传送至测试模式命令判断模块；测试模式命令判断模块，用于判断数据信号是否为测试模式命令，若是，则控制芯片进入测试模式。本发明专利技术通过交换输入SDA引脚、SCL引脚的信号来控制芯片进入测试模式，当向SDA引脚输入时钟信号并向SCL引脚输入数据信号时，芯片进入测试模式，该方法不增加命令的复杂性，降低芯片设计难度；不需要增加新的引脚，减小芯片规模。减小芯片规模。减小芯片规模。

【技术实现步骤摘要】
芯片及芯片测试模式进入方法


[0001]本申请涉及集成电路
，具体涉及一种芯片及芯片测试模式进入方法。

技术介绍

[0002]芯片(Integrated Circuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
[0003]在芯片封装完成之后，出厂之前，还需要对芯片进行芯片测试，以计算芯片的参数，判断芯片是否合格。芯片测试是保证出厂的每一颗芯片都满足芯片的规格要求的必要手段。为了方便芯片测试，会采用芯片规格书以外的特殊命令进入有别于正常模式的测试模式。在测试模式下设计工程师可以配置一些针对芯片的测试功能而不妨碍用户用于正常操作的功能。在现有技术中，一般采用以下两种方式使芯片进入测试模式：
[0004]方法一、采用物理引脚复用的方式进入测试模式。
[0005]但是当芯片采用4脚封装(仅封装SDA(SerialData，数据信号线)、SCL(SerialClock，时钟信号线)、VCC(Volt Current Condenser，供电电压)、GND(Ground,电线接地端)引脚)的时候，由于引脚数量的限制，这种方法将不可使用。
[0006]方法二、采用特殊的命令进入测试模式。
[0007]这些特殊的命令不会被写入规格书，并且将会被设置的非常复杂，以做到最大限度防止用户误触发这些特殊的命令后发生丢失芯片内存储的信息的事件。但是由于这些特殊的命令还是使用的常规的I2C(Inter
‑
Integrated Circuit，集成电路总线)协议，所以并不能完全排除用户误触发这些特殊的命令的可能。同时，对于芯片设的计工作来说，这些特殊的命令被设置的很复杂，将会增加数字逻辑电路的规模，对芯片成本的控制造成负面影响。

技术实现思路

[0008]本专利技术要解决的技术问题是为了克服现有技术中芯片进入测试模式存在困难的缺陷，提供一种芯片及芯片测试模式进入方法。
[0009]本专利技术是通过下述技术方案来解决上述技术问题：
[0010]本专利技术提供了一种芯片，所述芯片包括：
[0011]SDA引脚，用于接收上位机发送的第一时钟信号并将所述第一时钟信号传送至测试功能命令收发模块；
[0012]SCL引脚，用于接收所述上位机发送的第一数据信号并将所述第一数据信号传送至所述测试功能命令收发模块；
[0013]所述测试功能命令收发模块，用于接收所述SDA引脚传送的所述第一时钟信号以及所述SCL引脚传送的所述第一数据信号，并将所述第一时钟信号、第一数据信号传送至测
试模式命令判断模块；
[0014]所述测试模式命令判断模块，用于判断所述第一数据信号是否为测试模式命令，若是，则控制所述芯片进入测试模式。
[0015]优选地，所述测试模式命令判断模块包括：
[0016]测试逻辑状态机，用于接收所述测试功能命令收发模块传送的所述第一时钟信号、第一数据信号，所述测试逻辑状态机中存储有预设的测试指令；
[0017]测试模式命令判断单元，用于判断所述第一数据信号是否与所述测试指令相同，若是，则确定所述第一数据信号为所述测试模式命令。
[0018]优选地，所述SDA引脚还用于接收所述上位机发送的第二数据信号并将所述第二数据信号传送至正常功能命令收发模块；
[0019]所述SCL引脚还用于接收所述上位机发送的第二时钟信号并将所述第二时钟信号传送至所述正常功能命令收发模块；
[0020]所述芯片还包括：
[0021]所述正常功能命令收发模块，用于接收所述SDA引脚传送的所述第二数据信号以及所述SCL引脚传送的所述第二时钟信号，并将所述第二时钟信号、第二数据信号传送至正常模式命令判断模块；
[0022]所述正常模式命令判断模块，用于判断所述第二数据信号是否为正常模式命令，若是，则控制所述芯片进入正常模式。
[0023]优选地，所述正常模式命令判断模块包括：
[0024]正常逻辑状态机，用于接收所述正常功能命令收发模块传送的所述第二时钟信号、第二数据信号，所述正常逻辑状态机中存储有预设的正常指令；
[0025]正常模式命令判断单元，用于判断所述第二数据信号是否与所述正常指令相同，若是，则确定所述第二数据信号为所述正常模式命令。
[0026]优选地，所述芯片为EEPROM芯片，采用I2C协议，所述芯片还包括：
[0027]第一芯片地址引脚，用于接收地址信息；
[0028]第二芯片地址引脚，用于接收所述地址信息；
[0029]第三芯片地址引脚，用于接收所述地址信息；
[0030]写保护引脚，用于实现写保护功能；
[0031]GND引脚，用于接地；
[0032]VCC引脚，用于接收外部电源供电。
[0033]本专利技术还提供了一种芯片测试模式进入方法，所述芯片测试模式进入方法包括：
[0034]通过芯片的SDA引脚接收上位机发送的第一时钟信号；
[0035]通过所述芯片的SCL引脚接收所述上位机发送的第一数据信号；
[0036]判断所述第一数据信号是否为测试模式命令，若是，则控制所述芯片进入测试模式。
[0037]优选地，所述芯片测试模式进入方法还包括：
[0038]将所述第一时钟信号、第一数据信号传送至测试功能命令收发模块。
[0039]优选地，所述判断所述第一数据信号是否为测试模式命令的具体步骤包括：
[0040]通过所述测试功能命令收发模块将所述第一时钟信号、第一数据信号发送至测试
逻辑状态机，所述测试逻辑状态机内预设有测试指令；
[0041]判断所述第一数据信号是否与所述测试指令相同，若是，则确定所述第一数据信号为所述测试模式命令。
[0042]优选地，所述芯片测试模式进入方法还包括：
[0043]通过所述芯片的SCL引脚接收所述上位机发送的第二时钟信号；
[0044]通过所述芯片的SDA引脚接收所述上位机发送的第二数据信号；
[0045]将所述第二时钟信号、第二数据信号传送至正常功能命令收发模块；
[0046]通过所述正常功能命令收发模块将所述第二时钟信号、第二数据信号发送至正常逻辑状态机，所述正常逻辑状态机内预设有正常指令；
[0047]判断所述第二数据信号是否与所述正常指令相同，若是，则确定所述第二数据信号为正常模式命令，并控制所述芯片进入正常模式。
[0048]本专利技术的积极进步效果在于：本专利技术通过交换输入芯片的SDA引脚、SCL引脚的信号来实现使芯片进入测试模式的功能，当上位机向SDA引脚输入时钟信号并向SCL引脚输入数据信号时，芯片进入测试模式，该方法操作简单，易于实现，不增加命令的复杂性，降低了芯片的设计难度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片包括：SDA引脚，用于接收上位机发送的第一时钟信号并将所述第一时钟信号传送至测试功能命令收发模块；SCL引脚，用于接收所述上位机发送的第一数据信号并将所述第一数据信号传送至所述测试功能命令收发模块；所述测试功能命令收发模块，用于接收所述SDA引脚传送的所述第一时钟信号以及所述SCL引脚传送的所述第一数据信号，并将所述第一时钟信号、第一数据信号传送至测试模式命令判断模块；所述测试模式命令判断模块，用于判断所述第一数据信号是否为测试模式命令，若是，则控制所述芯片进入测试模式。2.如权利要求1所述的芯片，其特征在于，所述测试模式命令判断模块包括：测试逻辑状态机，用于接收所述测试功能命令收发模块传送的所述第一时钟信号、第一数据信号，所述测试逻辑状态机中存储有预设的测试指令；测试模式命令判断单元，用于判断所述第一数据信号是否与所述测试指令相同，若是，则确定所述第一数据信号为所述测试模式命令。3.如权利要求1所述的芯片，其特征在于，所述SDA引脚还用于接收所述上位机发送的第二数据信号并将所述第二数据信号传送至正常功能命令收发模块；所述SCL引脚还用于接收所述上位机发送的第二时钟信号并将所述第二时钟信号传送至所述正常功能命令收发模块；所述芯片还包括：所述正常功能命令收发模块，用于接收所述SDA引脚传送的所述第二数据信号以及所述SCL引脚传送的所述第二时钟信号，并将所述第二时钟信号、第二数据信号传送至正常模式命令判断模块；所述正常模式命令判断模块，用于判断所述第二数据信号是否为正常模式命令，若是，则控制所述芯片进入正常模式。4.如权利要求3所述的芯片，其特征在于，所述正常模式命令判断模块包括：正常逻辑状态机，用于接收所述正常功能命令收发模块传送的所述第二时钟信号、第二数据信号，所述正常逻辑状态机中存储有预设的正常指令；正常模式命令判断单元，用于判断所述第二数据信号是...

【专利技术属性】
技术研发人员：赵犇，杨阳，夏雷，陆云，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：