芯片安全测试电路、方法及设备技术

本申请涉及一种芯片安全测试电路、方法及设备。该芯片安全测试电路包括：电压毛刺激发模块，用于向芯片测试板电路输出携带电压毛刺的电源电压信号；芯片测试板电路，用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。该芯片安全测试电路可以实现以自动进行硬件注入故障的方式测试芯片的安全性，保证测试环境与真实环境基本一致，因此可以提升芯片安全测试的准确度。因此可以提升芯片安全测试的准确度。因此可以提升芯片安全测试的准确度。

【技术实现步骤摘要】
芯片安全测试电路、方法及设备


[0001]本申请涉及芯片安全测试
，特别是涉及一种芯片安全测试电路、方法及设备。

技术介绍

[0002]电压故障注入是一种关于芯片的可靠性验证技术，通过向芯片中注入瞬态电压毛刺故障，实现模拟电路板电源波动或强电磁干扰导致电压不稳定性的环境，这样根据芯片运行的功能完整性和性能稳定性，可以判断芯片是否实现预期功能安全目标。
[0003]目前，可以通过软件仿真的方式实现模拟电压故障注入，具体可以采用软件仿真深入芯片内部结构，判断电路内部各个模块受故障影响的逻辑变化。
[0004]但是仿真模拟环境缺乏芯片内部模块干扰以及外部布线干扰的影响，与真实环境存在差别，影响芯片安全测试的准确度。

技术实现思路

[0005]基于此，有必要提供一种可以提升芯片安全测试准确度的芯片安全测试电路。
[0006]一种芯片安全测试电路，包括：
[0007]电压毛刺激发模块，用于向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；
[0008]数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。
[0009]在其中一个实施例中，所述芯片安全测试电路包括开关模块；
[0010]所述开关模块的一端连接所述电压毛刺激发模块，所述开关模块的另一端连接所述芯片测试板电路；
[0011]所述开关模块用于切断或者维持所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路。
[0012]在其中一个实施例中，所述芯片安全测试电路还包括：
[0013]接地屏蔽线，所述接地屏蔽线部署于各所述供电通路之间，用于屏蔽所述芯片测试板电路中各供电通路之间的电子噪声。
[0014]在其中一个实施例中，所述芯片测试板电路包括CAN控制芯片和CAN收发芯片，所述开关模块包括第一开关、第二开关、第三开关和第四开关；
[0015]所述第一开关的一端连接所述电压毛刺激发模块，所述第一开关的另一端连接所述CAN控制芯片的第一电源管脚，其中，所述第一电源管脚用于为所述CAN控制芯片的芯片整体逻辑模块进行供电支持；
[0016]所述第二开关的一端连接所述电压毛刺激发模块，所述第二开关的另一端连接所
述CAN控制芯片的第二电源管脚，其中，所述第二电源管脚用于为所述CAN控制芯片的内部接口管理逻辑模块进行供电支持；
[0017]所述第三开关的一端连接所述电压毛刺激发模块，所述第三开关的另一端连接所述CAN控制芯片的第三电源管脚，其中，所述第三电源管脚用于为所述CAN控制芯片的位时序逻辑模块进行供电支持；
[0018]所述第四开关的一端连接所述电压毛刺激发模块，所述第四开关的另一端连接所述CAN收发芯片的电源管脚。
[0019]在其中一个实施例中，所述电压毛刺激发模块包括：
[0020]电压毛刺发生器，用于生成携带电压毛刺的原始电压信号，并向信号放大器输出所述原始电压信号；
[0021]信号放大器，用于对所述原始电压信号进行信号放大，输出携带电压毛刺的电源电压信号。
[0022]在其中一个实施例中，所述芯片安全测试电路还包括：
[0023]第一监测模块，用于对所述电压毛刺激发模块输出的电源电压信号进行采样，得到采样电压信号；
[0024]第一控制模块，用于根据所述采样电压信号，生成开关控制信号，向所述开关模块输出所述开关控制信号，其中，所述开关控制信号用于控制所述开关模块中各开关闭合或者断开；
[0025]第二监测模块，用于监测所述芯片测试板电路中各预设位置处的电压值。
[0026]在其中一个实施例中，所述芯片安全测试电路还包括：
[0027]第二控制模块，用于根据所述采样电压信号，生成电压控制信号，并向所述电压毛刺激发模块输出所述电压控制信号，其中，所述电压控制信号用于控制所述电源电压信号的信号特征。
[0028]在其中一个实施例中，所述电源电压信号的信号特征至少包括毛刺触发时间、毛刺延迟时间、毛刺脉冲宽度以及毛刺周期中的一种。
[0029]一种芯片安全测试方法，用于如上述的芯片安全测试电路，所述方法包括：
[0030]电压毛刺激发模块向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；
[0031]数据采集与处理模块采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。
[0032]一种芯片安全测试设备，包括如上述的芯片安全测试电路。
[0033]上述芯片安全测试电路，通过电压毛刺激发模块自动生成携带电压毛刺的电源电压信号，并向芯片测试板电路输出该电源电压信号，这样芯片测试板电路可以以电源电压信号作为工作电压信号，接收测试输入数据，并输出相对应的测试输出数据，进而通过数据采集与处理模块采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，即可检测芯片测试板电路中芯片在出现电压毛刺时的工作状况，实现以自动进行硬件注入故障的方式测试芯片的安
全性，保证测试环境与真实环境基本一致，因此可以提升芯片安全测试的准确度。
附图说明
[0034]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为一实施例的芯片安全测试电路的模块示意图；
[0036]图2为另一实施例的芯片安全测试电路的模块示意图；
[0037]图3为又一实施例的芯片安全测试电路的模块示意图；
[0038]图4为图3中开关模块由第一开关、第二开关、第三开关以及第四开关组成时芯片安全测试电路的模块示意图；
[0039]图5为在图4中增加接地屏蔽线后芯片安全测试电路的模块示意图；
[0040]图6为图1中电压毛刺激发模块的一种模块结构；
[0041]图7为一实施例中数据信号控制与监测模块由第一监测模块、第一控制模块以及第二监测模块组成时芯片安全测试电路的模块示意图；
[0042]图8为另一实施例中数据信号控制与监测模块由第一监测模块、第一控制模块、第二监测模块以及第二控制模块组成时芯片安全测试电路的模块示意图；
[0043]图9为一实施例中CAN芯片安全测试的结果示意图；
[0044]图10为一个实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片安全测试电路，其特征在于，包括：电压毛刺激发模块，用于向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。2.根据权利要求1所述的芯片安全测试电路，其特征在于，所述芯片安全测试电路包括开关模块；所述开关模块的一端连接所述电压毛刺激发模块，所述开关模块的另一端连接所述芯片测试板电路；所述开关模块用于切断或者维持所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路。3.根据权利要求2所述的芯片安全测试电路，其特征在于，所述芯片安全测试电路还包括：接地屏蔽线，所述接地屏蔽线部署于各所述供电通路之间，用于屏蔽所述芯片测试板电路中各供电通路之间的电子噪声。4.根据权利要求2所述的芯片安全测试电路，其特征在于，所述芯片测试板电路包括CAN控制芯片和CAN收发芯片，所述开关模块包括第一开关、第二开关、第三开关和第四开关；所述第一开关的一端连接所述电压毛刺激发模块，所述第一开关的另一端连接所述CAN控制芯片的第一电源管脚，其中，所述第一电源管脚用于为所述CAN控制芯片的芯片整体逻辑模块进行供电支持；所述第二开关的一端连接所述电压毛刺激发模块，所述第二开关的另一端连接所述CAN控制芯片的第二电源管脚，其中，所述第二电源管脚用于为所述CAN控制芯片的内部接口管理逻辑模块进行供电支持；所述第三开关的一端连接所述电压毛刺激发模块，所述第三开关的另一端连接所述CAN控制芯片的第三电源管脚，其中，所述第三电源管脚用于为所述CAN控制芯片的位时序逻辑模块进行供电支持；所述第四开关的一端连接所述电压毛刺激发模块，所述第四开关的另一端连接所述CAN收发芯片的电源管脚...

【专利技术属性】
技术研发人员：曲晨冰，王乃晔，侯波，孙宸，王力纬，恩云飞，黄云，路国光，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，
类型：发明
国别省市：