一种聚合物薄膜区域选择性沉积的方法技术

本发明专利技术公开了一种聚合物薄膜区域选择性沉积的方法，所述方法包括使基材与等离子体接触后放入反应器中进行聚合物薄膜沉积；其中，基材包括第一金属区域和第二介电材料区域，相较于第一金属区域，具有低介电常数的聚合物薄膜在第二介电材料区域的沉积选择性达50％以上。该方法经等离子体表面修饰后实现聚合物薄膜区域选择性沉积，具有工艺流程简单、区域选择性高、与CMOS集成电路制造工艺相容性好等优点。点。点。

【技术实现步骤摘要】
一种聚合物薄膜区域选择性沉积的方法


[0001]本专利技术属于集成电路纳米制造
，特别涉及一种聚合物薄膜区域选择性沉积的方法。

技术介绍

[0002]在过去半个世纪以来，芯片制造工艺的不断进步推动摩尔定律的延续，并带动了信息技术的飞速发展。然而，随着集成电路制造工艺迈进5nm甚至更先进的技术节点，传统依赖光刻的“自上而下”的图案化加工工艺面临着图案分辨率和边缘对准的双重挑战(Bonvalot,M.et al.Area selective deposition using alternate deposition and etch super
‑
cycle strategies.Dalton Trans.51,442
–
450(2022).)。此外，传统图案化工艺还面临工艺冗长、成本增加等诸多问题，难以满足集成电路先进节点日益集成化、高效化的发展需求。针对以上问题，开发具有“自对准”效应的区域选择性沉积(ASD)方法，有望实现“自下而上”的图案化加工，可应用于后端(BEOL)互连结构中引入完全自对准过孔(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种聚合物薄膜区域选择性沉积的方法，其特征在于，所述方法包括使基材与等离子体接触后进入反应腔体中进行聚合物薄膜沉积；其中，基材包括第一金属区域和第二介电材料区域，相较于第一金属区域，聚合物薄膜在第二介电材料区域的沉积选择性在50％以上。2.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法，其特征在于，所述第一金属区域包括金属及其合金。3.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法，其特征在于，所述第二介电材料区域包括介电常数小于或等于4.0的低介电材料。4.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法，其特征在于，所述等离子体含有卤素元素。5.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法，其特征在于，所述方法包括使基材...

【专利技术属性】
技术研发人员：赵俊杰，周上钰，杜伟伟，邱明君，
申请(专利权)人：浙江大学，
类型：发明
国别省市：