测试卡和测试系统技术方案

本申请涉及一种测试卡和测试系统。测试卡包括：测试卡本体，测试卡本体中设有多条信号走线；多个标准PCIe插槽，分别设于测试卡本体，各标准PCIe插槽均用于与PCIe设备连接；多个标准PCIe插槽包括第一标准PCIe插槽和第二标准PCIe插槽；PCIe连接器，设于测试卡本体，经信号走线与第一标准PCIe插槽连接，PCIe连接器用于与含标准PCIe插槽的CPU主板连接，以将含标准PCIe插槽的CPU主板输出的PCIe信号通过第一标准PCIe插槽传输至连接的PCIe设备；第一高速连接插槽，设于测试卡本体，经所述信号走线与第二标准PCIe插槽连接，第一高速连接插槽用于与含高速连接插槽的CPU主板连接，以将含高速连接插槽的CPU主板输出的PCIe信号通过第二标准PCIe插槽传输至连接的PCIe设备，提高了传输PCIe信号的灵活性。PCIe信号的灵活性。PCIe信号的灵活性。

【技术实现步骤摘要】
测试卡和测试系统


[0001]本申请涉及信号测试
，特别是涉及一种测试卡和测试系统。

技术介绍

[0002]随着PCIe(Peripheral Component Interconnect express，外部设备互连总线接口)信号的普及，PCIe信号传输速率大幅增加，对从CPU主板到PCIe设备的传输路径有较大的限制，业内也衍生出不同的高速信号传输接口。传统技术中，当PCIe设备出现故障时，制造商通常会将故障情况反馈至CPU主板制造商以获取对故障问题的定位分析，由于不同接口的PCIe设备适配有相应接口的CPU主板，这会增加对故障进行定位分析的难度。
[0003]然而，目前的用于获取对故障问题的定位分析的测试卡仅能满足部分CPU主板的接口类型的，无法兼容不同接口的CPU主板。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种能够兼容多种接口类型的CPU主板的测试卡和测试系统。
[0005]第一方面，本申请提供一种测试卡，所述测试卡包括：
[0006]测试卡本体，所述测试卡本体中设有多条信号走线；
[0007]多个标准PCIe插槽，分别设于所述测试卡本体，各所述标准PCIe插槽均用于与PCIe设备连接；所述多个标准PCIe插槽包括第一标准PCIe插槽和第二标准PCIe插槽；
[0008]PCIe连接器，设于所述测试卡本体，经所述信号走线与所述第一标准PCIe插槽连接，所述PCIe连接器用于与含标准PCIe插槽的CPU主板连接，以将所述含标准PCIe插槽的CPU主板输出的PCIe信号通过所述第一标准PCIe插槽传输至连接的PCIe设备；
[0009]第一高速连接插槽，设于所述测试卡本体，经所述信号走线与所述第二标准PCIe插槽连接，所述第一高速连接插槽用于与含高速连接插槽的所述CPU主板连接，以将含高速连接插槽的所述CPU主板输出的PCIe信号通过所述第二标准PCIe插槽传输至连接的PCIe设备。
[0010]在其中一个实施例中，所述PCIe连接器设于所述测试卡本体的第一侧边；
[0011]所述第一标准PCIe插槽设于所述测试卡本体的第一面，且靠近所述第一侧边。
[0012]在其中一个实施例中，所述第二标准PCIe插槽和所述第一高速连接插槽的数量均为多个；
[0013]多个所述第二标准PCIe插槽设于所述第一面，且设于所述第一标准PCIe插槽远离所述第一侧边的一侧；
[0014]多个所述第一高速连接插槽设于所述第二面；所述第二面与所述第一面相背设置；
[0015]其中，各所述第二标准PCIe插槽分别与至少一个所述第一高速连接插槽对应连接。
[0016]在其中一个实施例中，所述第二标准PCIe插槽的数量为n个，所述第一高速连接插槽的数量为2n个，各所述第二标准PCIe插槽分别与两个所述第一高速连接插槽对应连接，且所述第一高速连接插槽靠近连接的所述第二标准PCIe插槽设置。
[0017]在其中一个实施例中，多个所述标准PCIe插槽还包括多个第三标准PCIe插槽，所述第三标准PCIe插槽设于所述第二面；所述测试卡还包括：
[0018]多个第二高速连接插槽，用于连接含高速连接插槽的CPU主板，设于所述第二面，所述第二高速连接插槽经所述信号走线与对应的所述第三标准PCIe插槽连接；
[0019]其中，所述第三标准PCIe插槽和所述第二高速连接插槽的数量均为m个。
[0020]在其中一个实施例中，所述第三标准PCIe插槽靠近所述第一侧边的一侧和远离所述第一侧边分别设有部分所述第一标准PCIe插槽的一侧，且所述第二高速连接插槽靠近连接的所述第三标准PCIe插槽设置。
[0021]在其中一个实施例中，所述标准PCIe插槽还包括第四标准PCIe插槽，所述第四标准PCIe插槽设于所述第一面并靠近测试卡本体的第二侧边，所述第二侧边与所述第一侧边平行设置；所述测试卡还包括：
[0022]Gen
‑
z连接器，设于所述第二侧边，经所述信号走线与所述第四标准PCIe插槽连接，所述Gen
‑
z连接器用于与含Gen
‑
z接口的所述CPU主板连接，以将含所述高速连接插槽的所述CPU主板输出的PCIe信号通过所述第四标准PCIe插槽传输至连接的所述PCIe设备。
[0023]在其中一个实施例中，所述测试卡还包括：
[0024]第三高速连接插槽，设于所述第一面，所述第三高速连接插槽用于与含所述高速连接插槽的所述CPU主板连接；
[0025]M.2接口，设于所述第一面，经所述信号走线与所述第三高速连接插槽连接，所述M.2接口用于与NVMe SSD外部设备连接，以将所述CPU主板输出的PCIe信号经过所述第三高速连接插槽和所述M.2接口输出至连接的所述NVMe SSD外部设备。
[0026]在其中一个实施例中，所述测试卡还包括：
[0027]信号转换芯片，设于所述测试卡本体，经所述信号走线与所述多个标准PCIe插槽及所述M.2接口分别连接；当标准PCIe插槽接入所述PCIe设备和/或所述M.2接口接入所述NVMe SSD外部设备时，分别向所述信号转换芯片输入一个对应的目标信号；
[0028]I2C线缆接口，设于所述测试卡本体，经所述信号走线与所述信号转换芯片连接，用于与含I2C线缆接口的所述CPU主板连接以将所述目标信号传输至所述CPU主板；
[0029]其中，所述CPU主板用于根据所述目标信号判断所述标准PCIe插槽和所述M.2接口的接入状态，并将根据判断结果生成的反馈信号传输至所述信号转换芯片以根据所述反馈信号判断所述M.2接口是否已经接入所述NVMe SSD外部设备和/或所述标准PCIe插槽是否已经接入所述PCIe设备。
[0030]在其中一个实施例中，所述接入状态包括已接入和未接入；当所述接入状态为未接入时，所述反馈信号为低电平；当所述接入状态为已接入时，所述反馈信号为高电平；所述测试卡还包括：
[0031]指示灯，设于所述测试卡本体，与所述信号转换芯片连接，用于根据所述反馈信号指示所述标准PCIe插槽的接入状态。
[0032]在其中一个实施例中，所述标准PCIe插槽为标准PCIe
×
16插槽或标准PCIe
×
8插
槽。
[0033]在其中一个实施例中，所述测试卡还包括：
[0034]电源连接器，用于连接外部供电设备，以向所述测试卡供能。
[0035]第二方面，本申请还提供一种测试系统，所述测试系统包括：
[0036]如上述任一项实施例所述的测试卡；
[0037]CPU主板，与所述测试卡连接，用于向所述测试卡输出PCIe信号；
[0038]PCIe设备，与所述测试卡连接，用于通过所述测试卡接收所述PCIe信号。
[0039]上述测试卡和测试系统，测试卡包括测试卡本体、多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试卡，其特征在于，所述测试卡包括：测试卡本体，所述测试卡本体中设有多条信号走线；多个标准PCIe插槽，分别设于所述测试卡本体，各所述标准PCIe插槽均用于与PCIe设备连接；所述多个标准PCIe插槽包括第一标准PCIe插槽和第二标准PCIe插槽；PCIe连接器，设于所述测试卡本体，经所述信号走线与所述第一标准PCIe插槽连接，所述PCIe连接器用于与含标准PCIe插槽的CPU主板连接，以将所述含标准PCIe插槽的CPU主板输出的PCIe信号通过所述第一标准PCIe插槽传输至连接的PCIe设备；第一高速连接插槽，设于所述测试卡本体，经所述信号走线与所述第二标准PCIe插槽连接，所述第一高速连接插槽用于与含高速连接插槽的所述CPU主板连接，以将含高速连接插槽的所述CPU主板输出的PCIe信号通过所述第二标准PCIe插槽传输至连接的PCIe设备。2.根据权利要求1所述的测试卡，其特征在于，所述PCIe连接器设于所述测试卡本体的第一侧边；所述第一标准PCIe插槽设于所述测试卡本体的第一面，且靠近所述第一侧边。3.根据权利要求2所述的测试卡，其特征在于，所述第二标准PCIe插槽和所述第一高速连接插槽的数量均为多个；多个所述第二标准PCIe插槽设于所述第一面，且设于所述第一标准PCIe插槽远离所述第一侧边的一侧；多个所述第一高速连接插槽设于所述测试卡本体的第二面；所述第二面与所述第一面相背设置；其中，各所述第二标准PCIe插槽分别与至少一个所述第一高速连接插槽对应连接。4.根据权利要求3所述的测试卡，其特征在于，所述第二标准PCIe插槽的数量为n个，所述第一高速连接插槽的数量为2n个，各所述第二标准PCIe插槽分别与两个所述第一高速连接插槽对应连接，且所述第一高速连接插槽靠近连接的所述第二标准PCIe插槽设置。5.根据权利要求3所述的测试卡，其特征在于，多个所述标准PCIe插槽还包括多个第三标准PCIe插槽，所述第三标准PCIe插槽设于所述第二面；所述测试卡还包括：多个第二高速连接插槽，用于连接含高速连接插槽的CPU主板，设于所述第二面，所述第二高速连接插槽经所述信号走线与对应的所述第三标准PCIe插槽连接；其中，所述第三标准PCIe插槽和所述第二高速连接插槽的数量均为m个。6.根据权利要求5所述的测试卡，其特征在于，所述第三标准PCIe插槽靠近所述第一侧边的一侧和远离所述第一侧边分别设有部分所述第一标准PCIe插槽的一侧，且所述第二高速连接插槽靠近连接的所述第三标准PCIe插槽设置。7.根据权利要求2所述的测试卡，其特征在于，所述标准PCIe插槽还包括第四标准PCIe插槽，所述第四标准PCIe插槽设于所述第一面并靠近测试卡本体的第二侧边，所述第二侧边与所述第一侧边平行设置；所述测试卡还包括：...

【专利技术属性】
技术研发人员：徐炜，谭凌云，黄伟，梁彬，
申请(专利权)人：上海遇贤微电子有限公司，
类型：发明
国别省市：