芯片封装结构、封装方法和电子设备技术

本申请涉及一种芯片封装结构、封装方法和电子设备，芯片封装结构包括基板、再布线层以及多个裸芯片，再布线层设于基板的一侧，且再布线层内设有第一连接走线，多个裸芯片设于再布线层背离基板的一侧，每一裸芯片上设有若干第一管脚，其中，一个裸芯片的第一管脚与对应的另一裸芯片的第一管脚之间通过第一连接走线电性连接。该芯片封装结构能够解决目前的芯片封装结构封装成本高、良率低的问题。良率低的问题。良率低的问题。

【技术实现步骤摘要】
芯片封装结构、封装方法和电子设备


[0001]本申请涉及芯片封装
，特别是涉及一种芯片封装结构、封装方法和电子设备。

技术介绍

[0002]随着集成电子技术的不断发展，对芯片性能要求也日渐提高，如功能增强、尺寸减小、耗能与成本降低等。在相关技术中，芯片封装结构通过内置桥式互连部件(Bridge Die)来实现裸芯片之间的信号互连，但内置Bridge Die的制作工艺复杂，流程繁多，且对精度要求高，导致封装成本高、良率低。

技术实现思路

[0003]基于此，有必要针对芯片封装结构封装成本高、良率低的问题，提供一种芯片封装结构、封装方法和电子设备。
[0004]根据本申请的一个方面，提供一种芯片封装结构，包括：基板；再布线层，所述再布线层设于所述基板的一侧，且所述再布线层内设有第一连接走线；以及多个裸芯片，多个所述裸芯片设于所述再布线层背离所述基板的一侧，每一所述裸芯片上设有若干第一管脚；其中，一个所述裸芯片的第一管脚与对应的另一所述裸芯片的第一管脚之间，通过所述第一连接走线电性连接。
[0005]在一些实施例中，相邻两个所述裸芯片的所述第一管脚相邻设置。
[0006]在一些实施例中，所述裸芯片上还设有第二管脚，所述再布线层内还设有第二连接走线，所述基板内设有信号线，所述第二管脚与所述信号线之间通过所述第二连接走线电性连接。
[0007]在一些实施例中，所述基板上设有第三管脚，所述第三管脚与所述第二管脚之间通过依次串联的所述第二连接走线和所述信号线电性连接。
[0008]在一些实施例中，所述基板包括核心线路层和设于所述核心线路层表面的增层线路层；所述核心线路层以及所述增层线路层均设有所述信号线。
[0009]在一些实施例中，所述核心线路层包括彼此相对的第一侧和第二侧，所述第一侧和所述第二侧均设有所述增层线路层。
[0010]在一些实施例中，所述芯片封装结构还包括电性连接于所述基板的电源，所述电源通过所述再布线层直接向所述裸芯片供电。
[0011]根据本申请的另一个方面，提供一种芯片封装方法，所述方法包括以下步骤：
[0012]在基板的一侧制备再布线层；其中，所述再布线层内设有第一连接走线；
[0013]在所述再布线层背离所述基板的一侧布置多个裸芯片；其中，每一所述裸芯片上设有若干第一管脚，一个所述裸芯片的第一管脚与对应的另一所述裸芯片的第一管脚之间，通过所述第一连接走线电性连接。
[0014]在一些实施例中，所述在基板的一侧制备再布线层包括：通过涂布、光刻、显影、沉
积、电镀、腐蚀工艺在所述基板上制备所述再布线层。
[0015]根据本申请的另一个方面，提供一种电子设备，其特征在于，所述电子设备包括如前述的芯片封装结构。
[0016]本申请实施例提供的芯片封装结构，通过在基板的一侧设置再布线层，利用再布线层内的第一连接走线实现多个裸芯片之间的电信号互连，不仅实现了裸芯片之间的高密度电信号互连，达到了现有2.5D fanout技术同样的互连信号密度要求，又省去了Bridge Die、铜柱等复杂结构的制作，从而简化了封装流程，降低了封装成本，提升了封装良率。
附图说明
[0017]图1示出了本申请一实施例中芯片封装结构的示意图；
[0018]图2示出了本申请一实施例中芯片封装方法的流程框图。
[0019]附图标号说明：
[0020]10、基板；11、核心线路层；12、增层线路层；13、信号线；14、第三管脚；
[0021]20、再布线层；21、第一连接走线；22、第二连接走线；
[0022]30、裸芯片；31、第一管脚；32、第二管脚。
具体实施方式
[0023]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
[0024]在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
[0025]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0026]在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
[0027]在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第
一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0028]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
[0029]随着集成电子技术的不断发展，对芯片的性能要求也日渐提高，如功能增强、尺寸减小、耗能与成本降低等。基于芯片性能要求的提高，催生出了三维集成电路(Three Dimensional Integrated Circuit，3DIC)技术。3DIC技术中采用硅中介层(Silicon Interposer)技术实现堆叠芯片互连，具体地，采用半导体工艺在硅片上制作线宽、节点间距都比树脂基板小得多的互连线路，以将不同功能的芯片比如CPU、DRAM等连接在同一块硅中介层上，通过硅中介层完成大量运本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：基板；再布线层，所述再布线层设于所述基板的一侧，且所述再布线层内设有第一连接走线；以及多个裸芯片，多个所述裸芯片设于所述再布线层背离所述基板的一侧，每一所述裸芯片上设有若干第一管脚；其中，一个所述裸芯片的第一管脚与对应的另一所述裸芯片的第一管脚之间，通过所述第一连接走线电性连接。2.根据权利要求1所述的芯片封装结构，其特征在于，相邻两个所述裸芯片的所述第一管脚相邻设置。3.根据权利要求1所述的芯片封装结构，其特征在于，所述裸芯片上还设有第二管脚，所述再布线层内还设有第二连接走线，所述基板内设有信号线，所述第二管脚与所述信号线之间通过所述第二连接走线电性连接。4.根据权利要求3所述的芯片封装结构，其特征在于，所述基板上设有第三管脚，所述第三管脚与所述第二管脚之间通过依次串联的所述第二连接走线和所述信号线电性连接。5.根据权利要求3所述的芯片封装结构，其特征在于，所述基板包括核心线路层和设于所述核心线路层表面的增层线路层；所述核心线路层以及所述增层线路层均设有...

【专利技术属性】
技术研发人员：谭凌云，谢文旭，彭亮，徐炜，
申请(专利权)人：上海遇贤微电子有限公司，
类型：发明
国别省市：