半导体装置及其制造方法制造方法及图纸

提供了一种半导体装置及其制造方法，所述半导体装置包括其中具有外围区域和单元区域的基底。提供了在外围区域中从基底突出的第一半导体有源图案。提供了在单元区域中从基底突出的第二半导体有源图案。第一半导体有源图案的上部分的第一边缘具有圆形形状，并且第二半导体有源图案的上部分的第二边缘具有圆形形状。第一边缘的曲率大于第二边缘的曲率。状。第一边缘的曲率大于第二边缘的曲率。状。第一边缘的曲率大于第二边缘的曲率。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]本申请要求于2021年12月24日提交的第10
‑
2021
‑
0187727号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。


[0002]本公开涉及集成电路装置及其制造方法，具体地，涉及对电场引起的电特性的劣化具有降低的敏感性的半导体开关装置及其制造方法。

技术介绍

[0003]由于其小尺寸、多功能和/或低成本的特性，半导体装置被认为是电子产业中的重要元件。本领域技术人员将理解的是，半导体装置可以广义地被分类为用于存储数据的半导体存储器装置、用于处理数据的半导体逻辑装置以及其中具有存储器元件和逻辑元件两者的混合半导体装置。
[0004]随着近来电子装置的更高速度和更低功耗的趋势，其中的半导体装置还需要更高的操作速度和/或更低的操作电压。为了满足该要求，通常需要增大半导体装置的集成密度。然而，随着半导体装置的集成密度增加，半导体装置的可靠性会劣化，并且半导体装置的生产良率会降低到不可接受的水平。因此，目前正在进行许多关于如何改善半导体装置的可靠性和生产良率的研究。

技术实现思路

[0005]专利技术构思的一个实施例提供了具有改善的可靠性的半导体装置。
[0006]专利技术构思的另一实施例提供了以高良率制造半导体装置的方法。
[0007]根据专利技术构思的又一实施例，半导体装置可以包括：基底，其中具有外围区域和单元区域；以及从基底突出的有源图案。有源图案可以包括外围区域中的第一有源图案和单元区域中的第二有源图案。第一有源图案的上部分的第一边缘和第二有源图案的上部分的第二边缘可以具有圆形形状。有利地，第一边缘的曲率可以大于第二边缘的曲率，以便改善装置性能和产量。
[0008]根据专利技术构思的实施例，半导体装置可以包括：基底，包括外围区域；有源图案，在外围区域上从基底突出；器件隔离图案，设置在有源图案和与其相邻的另一有源图案之间；以及栅极介电图案，沿着有源图案的顶表面和器件隔离图案的顶表面延伸。有源图案的上部分的边缘可以具有圆形形状，并且器件隔离图案的顶表面可以位于基本上等于或低于有源图案的顶表面的高度处。栅极介电图案的底表面可以具有对应于有源图案的上部分的边缘的圆形形状。
[0009]根据专利技术构思的另一实施例，一种制造半导体装置的方法可以包括：在其中具有外围区域和单元区域的基底上顺序地形成下掩模层和上掩模层；在上掩模层上形成分别放置在外围区域和单元区域上的第一掩模图案和第二掩模图案；从单元区域去除上掩模层的被第二掩模图案暴露的部分；此后从外围区域去除第一掩模图案；以及通过使用第二掩模
图案作为蚀刻掩模蚀刻外围区域和单元区域上的上掩模层的剩余部分来形成上掩模图案。上掩模图案可以覆盖外围区域上的下掩模层，并且可以暴露单元区域上的下掩模层的一部分。
附图说明
[0010]图1是示出根据专利技术构思的实施例的半导体装置的平面布局图的框图。
[0011]图2至图12是示出根据专利技术构思的实施例的制造半导体装置的方法的图，其中：图2和图8是示出图1的外围区域和单元区域的平面图，图3至图7是沿着图2的线A
‑
A'和B
‑
B'截取的剖视图，并且图9至图12是沿着图8的线A
‑
A'和B
‑
B'截取的剖视图。
[0012]图13和图14是示出图12的部分P1和P2的放大剖视图。
[0013]图15是示出图12的部分P3和P4的放大剖视图。
[0014]图16是示出根据专利技术构思的实施例的半导体装置的平面图。
[0015]图17是沿着图16的线A
‑
A'和B
‑
B'截取的剖视图。
[0016]图18和图19是对应于图17的部分P5的放大剖视图。
具体实施方式
[0017]现在将参照附图更充分地描述专利技术构思的示例实施例，在附图中示出了示例实施例。
[0018]图1是示出根据专利技术构思的实施例的半导体装置的布局的框图。参照图1，半导体装置可以包括单元块CB和设置为围绕单元块CB中的每个的外围块PB。半导体装置可以是存储器装置，并且单元块CB中的每个可以包括单元电路(例如，存储器集成电路)。例如，单元块CB可以在彼此正交的第一方向D1和第二方向D2上彼此间隔开。
[0019]外围块PB可以包括用于操作单元电路的各种外围电路并且外围电路可以电连接到单元电路。外围块PB也可以包括感测放大器电路SA和子字线驱动器电路SWD。在实施例中，感测放大器电路SA可以设置为彼此面对，单元块CB置于其间，并且子字线驱动器电路SWD可以设置为彼此面对，单元块CB置于其间。外围块PB还可以包括用于驱动感测放大器的电力电路和接地电路，但专利技术构思不限于该示例。
[0020]图2至图12是示出根据专利技术构思的实施例的制造半导体装置的方法的包括中间结构的图。具体地，图2和图8是示出图1的外围区域和单元区域的平面布局图，图3至图7是沿着图2的线A
‑
A'和B
‑
B'截取的中间结构的剖视图，图9至图12是沿着图8的线A
‑
A'和B
‑
B'截取的中间结构的剖视图。此外，图13和图14是示出图12的部分P1和P2的放大剖视图，图15是示出图12的部分P3和P4的放大剖视图。
[0021]参照图2和图3，可以设置包括外围区域PR和单元区域CR的基底10。基底10可以是半导体基底(例如，硅基底、锗基底或硅锗基底)。外围区域PR可以是基底10的其中图1的外围块PB设置的区域，单元区域CR可以是基底10的其中图1的每个单元块CB设置的另一区域。基底10的底表面可以在与由第一方向D1和第二方向D2限定的平面平行的“水平”平面中延伸。
[0022]可以在基底10上顺序地形成下掩模层12和上掩模层14。可以在外围区域PR和单元区域CR上形成下掩模层12和上掩模层14以覆盖基底10的顶表面。下掩模层12可以由相对于
上掩模层14的材料具有高蚀刻选择性的材料形成(或者包括相对于上掩模层14的材料具有高蚀刻选择性的材料)。作为示例，下掩模层12可以由氧化硅形成(或者包括氧化硅)，并且上掩模层14可以由多晶硅形成(或者包括多晶硅)。
[0023]可以在外围区域PR上形成第一掩模图案20，并且可以在单元区域CR上形成第二掩模图案22。在实施例中，可以使用四重图案化技术(QPT)来形成第一掩模图案20和第二掩模图案22。第一掩模图案20可以是包括碳基材料(例如，非晶碳层(ACL)和旋涂硬掩模(SOH))和氮氧化硅中的至少一种的多层结构。作为示例，第一掩模图案20可以是其中碳基材料和氧氮化硅层顺序堆叠的多层结构。第二掩模图案22可以是在第三方向D3上延伸的线形状图案，第三方向D3与第一方向D1和第二方向D2不平行而与基底10的底表面平行。第二掩模图案22中的相邻第二掩模图案可以在第一方向D1上彼此间隔开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：基底，其中具有外围区域和单元区域；第一有源图案，在所述外围区域中从所述基底突出；以及第二有源图案，在所述单元区域中从所述基底突出；其中，所述第一有源图案的上部分的第一边缘具有圆形形状，所述第二有源图案的上部分的第二边缘具有圆形形状；并且其中，所述第一边缘的曲率大于所述第二边缘的曲率。2.根据权利要求1所述的半导体装置，其中，所述第一有源图案具有：第一剖面宽度，位于所述第一有源图案的基体处，所述基体与所述基底相邻延伸；第二剖面宽度，与所述第一有源图案的顶表面相邻；以及第三剖面宽度，在所述基底与所述顶表面中间的中点处；并且其中，所述第一剖面宽度大于所述第三剖面宽度，所述第三剖面宽度大于所述第二剖面宽度。3.根据权利要求2所述的半导体装置，其中，所述第三剖面宽度与所述第一剖面宽度之间的差小于所述第三剖面宽度与所述第二剖面宽度之间的差。4.根据权利要求1所述的半导体装置，其中，所述第一有源图案的顶表面的宽度大于所述第二有源图案的顶表面的宽度。5.根据权利要求1所述的半导体装置，其中，如在所述第一有源图案的底部水平处测量的，所述基底的顶表面与所述第一有源图案的侧表面之间的角度大于90
°
。6.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一器件隔离图案，与所述第一有源图案的侧壁相邻延伸并且在其中具有接缝。7.根据权利要求6所述的半导体装置，其中，如相对于所述基底测量的，所述接缝的顶部部分的高度小于所述第一器件隔离图案的高度。8.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一器件隔离图案，在所述第一有源图案的侧壁上延伸，并且如相对于所述基底测量的，具有小于或等于所述第一有源图案的顶表面的高度的高度。9.根据权利要求8所述的半导体装置，所述半导体装置还包括：栅极介电图案，沿着所述第一有源图案的所述顶表面和所述第一器件隔离图案的顶表面延伸；并且其中，所述栅极介电图案的底表面具有对应于所述第一有源图案的所述上部分的所述第一边缘的圆形形状。10.根据权利要求9所述的半导体装置，其中，沿着所述栅极介电图案的所述底表面的圆形形状的曲率半径对应于沿着所述第一有源图案的所述上部分的所述第一边缘的曲率半径。11.一种半导体装置，所述半导体装置包括：基底，其中具有外围区域；有源图案，在所述外围区域中从所述基底突出；器件隔离图案，设置在所述有源图案和与其相邻的另一有源图案之间；以及栅极介电图案，沿...

【专利技术属性】
技术研发人员：丁贤玉，朴孝珍，成豪镇，李知恩，曹永丞，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：