具有基板上的接地参考信令（GRS）的高速信令系统技术方案

本公开涉及具有基板上的接地参考信令(GRS)的高速信令系统。一种系统包括与印刷电路板(PCB)耦合的第一设备和与所述PCB耦合的第二设备。所述系统还包括与所述第一设备、所述第二设备和所述PCB耦合的链路。所述链路包括与传输时钟信号相关联的时钟通道和与所述时钟通道相对应的一个或更多个数据通道，其中所述链路被配置为传输接地参考信令(GRS)。所述链路被配置为传输接地参考信令(GRS)。所述链路被配置为传输接地参考信令(GRS)。

【技术实现步骤摘要】
具有基板上的接地参考信令(GRS)的高速信令系统
[0001]相关申请
[0002]本申请要求2021年12月27日提交的美国临时专利申请No.63/294,008的权益，该申请的全部内容通过引用并入本文。


[0003]至少一个实施例涉及用于执行和促进高速通信的处理资源。例如，至少一个实施例涉及具有接地参考信令(ground referenced signaling，GRS)的高速信令系统。

技术介绍

[0004]通信系统通过通信信道或介质(例如，电缆、印刷电路板、链路、无线方式等)从发射器向接收器传输信号。例如，通信信道可以在芯片之间进行信号通信——例如，芯片到芯片(C2C)系统。该系统可以包括存储器一致性协议以确保两个芯片都不会访问过时的数据副本或用过时的数据副本进行操作。传统的通信系统可以利用软件来管理存储器一致性协议。这种传统方法会增加开销并降低通信系统的性能。此外，传统的通信系统在进行C2C通信时可以利用编码信令。这样的传统方法会增加功耗并降低该通信系统的带宽。
附图说明
[0005]将参照附图描述根据本公开的各种实施例，其中：
[0006]图1是根据至少一些实施例的采用接地参考信令(GRS)的示例通信系统。
[0007]图2示出了根据至少一些实施例的采用GRS链路的示例通信系统。
[0008]图3示出了根据至少一些实施例的具有凸点图案(bump pattern)的示例通信系统。
[0009]图4示出了根据至少一些实施例的通过GRS链路的示例通信。
[0010]图5是根据至少一些实施例的采用GRS链路的示例通信系统。
[0011]图6示出了根据至少一些实施例的包括收发器的示例计算机系统，该收发器包括芯片到芯片互连。
具体实施方式
[0012]通信系统通过通信信道或介质(例如，电缆、印刷电路板、链路、无线方式等)将信号从发射器传输到接收器。例如，通信系统可以包括第一设备(例如，第一集成电路(IC)或芯片)和第二设备(例如，第二IC或芯片)，并通过通信链路进行数据通信——例如，通信系统可以是芯片到芯片(C2C)互连，两个设备都包括发射器和接收器。通信系统可以包括硬件加速器或图形处理单元(GPU)和中央处理单元(CPU)——例如，第一设备或第二设备都可以是CPU或GPU的示例。GPU可以是独立的功能单元，用于执行由CPU指派的并行计算任务。操作系统(OS)可以管理CPU，但不管理或分配GPU本地的存储器——例如，管理CPU内可用的物理存储器，但不管理GPU的本地缓存。在一些通信系统中，OS可以管理存储器一致性协议以确
保CPU和GPU访问的数据是同步的——即确保如果数据被CPU改变，则GPU会被通知且因此不会访问保存在本地缓存中的过时的部分数据。让OS(例如，软件)管理存储器一致性协议会引入额外的延迟并限制基于加速器的配置的存储器带宽——例如，当软件管理存储器一致性协议时，通信系统的性能降低。
[0013]此外，高速通信系统可以包括噪声——例如，信号在高速链路上传输期间可能遭受不需要的修改。例如，高速通信系统可以利用不同的电流来传输不同的逻辑状态，造成系统中的噪声——例如，当为传输数据而汲取不同的电流时会出现同时开关噪声。因为该噪声，高速通信系统可以利用差分信号和编码方案。差分信号可以使芯片封装上的球数增加一倍，使耦合GPU和CPU的印刷电路板(PCB)上使用的迹线数增加一倍——例如，消耗PCB上的额外资源并降低带宽。利用芯片封装上的额外球可以将高速链路中的数据通道数限制为2
N
，其中“N”是数据通道的数量。此外，该高速通信系统可以利用编码方案(例如，数据总线反转(DBI)或128/130b)来进一步减少由于使用不同电流造成的噪声。编码方案可以进一步降低性能，因为编码可以利用额外的功率并减少带宽——例如，由于使用编码方案而损失带宽。
[0014]有利的是，本公开的各个方面可以通过在第一设备和第二设备之间提供接地参考信令(GRS)链路——例如，耦合CPU和GPU的GRS链路来解决以上缺陷和其他挑战。例如，GRS链路可以用与转发时钟相关的“N”个数据通道进行接地参考。GRS链路可以使用类似(例如，或相同)的电流来传输不同的逻辑状态——例如，使用正电压来传输第一逻辑状态，该正电压的幅度与用于传输第二逻辑状态的负电压的幅度相同或类似。由于电流是类似的而且GRS是接地参考的，所以通信系统中的噪声会减少。因此，通信系统可以在第一设备和第二设备之间进行通信时避免使用差分信令或编码方案。通过不使用差分信令，通信系统可以减少所使用的芯片上的迹线和球(例如，焊盘、凸点、引脚、插座(socket))的量。例如，可以增加额外的数据通道，这样通信系统可以在相同的区域内包括九(9)个数据通道，传统的通信系统包括八(8)个数据通道——例如，数据通道的数量不受数值2
N
的限制，其中“N”是数据通道的数量。除了在PCB上使用较少的面积外，由于GRS链路是接地参考的，所以通信系统可以避免使用编码方案。通过避免对传输的数据进行编码，通信系统可以提高性能和带宽。在至少一个实施例中，GRS链路可用于存储器一致性协议——例如，硬件可为通信系统管理存储器一致性协议。通信系统可以减少延迟并增加存储器带宽，因为存储器一致性协议是在硬件中管理的(例如，通过GRS链路)。因此，本申请的实施例使得用GRS链路实现改进的高速信号系统成为可能。
[0015]图1示出了根据至少一个示例实施例的通信系统100。该系统100包括设备110，包括通信信道109的通信网络108，以及设备112。在至少一个实施例中，设备110和112是计算系统中的两个端点设备，例如中央处理单元(CPU)或图形处理单元(GPU)。在实施例中，设备110是CPU，而设备112是GPU。在至少一个实施例中，设备110和112是两个服务器。在至少一个示例实施例中，设备110和112对应于个人电脑(PC)、笔记本电脑、平板电脑、智能手机、服务器、服务器集合、或类似物中的一个或更多个。在一些实施例中，设备110和112可以对应于任何适当类型的设备，该设备与连接到共同类型的通信网络108的其他设备进行通信。根据实施例，设备110或112的接收器104可以对应于GPU、交换机(例如，高速网络交换机)、网络适配器、CPU、存储器设备、输入/输出(I/O)设备、片上系统(SoC)上的其他外围设备或组
件，或其他接收或测量信号的设备和组件等。作为另一个具体但非限制性的示例，设备110和112可以对应于向系统100中的用户设备、客户端设备或其他主机提供信息资源、服务和/或应用的服务器。在一个示例中，设备110和112可以对应于网络设备，如交换机、网络适配器或数据处理单元(DPU)。
[0016]可用于连接设备110和112的通信网络108的示例包括因特网协议(IP)网络、以太网网络、InfiniBand(IB)网络、光纤通道网络、因特网、蜂窝通信网络、无线通信网络、它们的组本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统，包括：与印刷电路板PCB耦合的第一设备；与所述PCB耦合的第二设备；以及与所述第一设备、所述第二设备和所述PCB耦合的链路，所述链路包括与传输时钟信号相关联的时钟通道和与所述时钟通道相对应的一个或更多个数据通道，并且其中所述链路被配置为传输接地参考信令GRS。2.根据权利要求1所述的系统，其中所述链路被进一步配置为：从所述第一设备向所述第二设备传输数据，其中所述数据是根据与从所述第一设备向所述第二设备传输数据相关联的存储器一致性协议传输的。3.根据权利要求1所述的系统，其中所述一个或更多个数据通道中的数据通道的数量是一个大于1的值，并且其中所述值是奇数或偶数。4.根据权利要求1所述的系统，其中：所述第一设备是中央处理单元CPU；以及所述第二设备是图形处理单元GPU。5.根据权利要求1所述的系统，其中：所述第一设备是中央处理单元CPU或图形处理单元GPU；以及所述第二设备是CPU或GPU。6.根据权利要求1所述的系统，其中所述链路的所述一个或更多个数据通道中的每个数据通道都与所述PCB的单个迹线相关联。7.根据权利要求1所述的系统，其中所述时钟信号是单相时钟信号。8.根据权利要求1所述的系统，其中所述时钟信号是多相时钟信号。9.一种系统，包括：与基板耦合的第一设备；与所述基板耦合的第二设备；以及与所述第一设备、所述第二设备和所述基板耦合的接地参考信令GRS链路，其中所述GRS链路被配置为根据与从所述第一设备向所述第二设备传输数据相关联的存储器一致性协议来传输数据。10.根据权利要求9所述的系统，其中所述链路进一步包括：与从所述第一设备向所述第二设备传输第一时钟信号相关联的第一时钟通道以及用于从所述第一设备向所述第二设备传输数据的与所述第一时钟通道相对应的第一组数据通道；以及与从所述第二设备向所述第一设备传输第二时钟信号相关联的第二时钟通道以及用于从所述第二设备向所述第一设备传输数据的与所述第二时钟通道相对应的第二组数据通道。1...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：辉达公司，
类型：发明
国别省市：