半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，衬底包括基底和待刻蚀层，待刻蚀层包括第一区和第二区，第一区上具有若干第一初始掩膜结构、第二区上具有若干第二掩膜结构；在第二区上形成牺牲层；对第一初始掩膜结构进行刻蚀处理，形成第一掩膜结构；基于第一先进制程控制技术，在第一掩膜结构的侧壁和顶部表面、以及在第二掩膜结构的侧壁和顶部表面形成保护层；刻蚀待刻蚀层，在基底上形成若干图形化结构。第一先进制程控制技术能够同时对第一掩膜结构和第二掩膜结构的特征尺寸进行补偿，进而使得第二掩膜结构的特征尺寸也符合预设的特征尺寸，以此保证后续图形化传递的精确性，以提升晶圆生产良率和可靠性。提升晶圆生产良率和可靠性。提升晶圆生产良率和可靠性。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]半导体工艺中的先进制程控制(APC，Advanced Process Control)研究的目的在于有效的监控工艺过程与机台，以提高良率和总体设备效能。
[0003]随着半导体工艺节点的不断减小，半导体器件加工时的工艺窗口越来越小，这就对集成电路设备和检测设备提出了更为严格的工艺控制要求，以往的统计制程控制(SPC，Statistical Process Control)和单独对某一参数的控制方法已经不能适应当前的工艺技术要求，因而APC技术成为半导体工艺的关键技术之一。APC技术作为一种主要的解决方案逐渐得到了包括半导体设备供应商、测量设备供应商以及制造厂商等的认同，目前已经在化学机械研磨、化学气相沉积、光刻和刻蚀等工艺中逐步推广应用。
[0004]APC技术的目标是用于解决不同晶圆之间，由于工艺过程中各项参数和性能指标波动所导致的结果平均值的漂移问题，可以有效缩短测量所需时间、及时调整工艺变量，它的实施有助于提高生产率、降低能耗、改善产品质量和连续性、以及改善工艺的安全性等，使得工艺设备能够实现更加严格的工艺窗口，满足半导体工艺节点不断减小的要求。为了解决单片晶圆上均一性(Uniformity)的问题，可以通过对单片晶圆上不同区域加载不同的温度单元的方式，提高其均一性，如Lam供应商所提供的Hydra功能。
[0005]尽管现有技术中采用了APC技术对刻蚀工艺进行控制，但是现有技术中仍存在晶圆生产良率低且可靠性低的问题。

技术实现思路

[0006]本专利技术解决的技术问题是提供一种半导体结构的形成方法，通过第一先进制程控制技术，对特性差异巨大的区域的图形进行关键尺寸和均一性的统一管控，以提升晶圆生产良率和可靠性。
[0007]为解决上述问题，本专利技术的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的待刻蚀层，所述待刻蚀层包括第一区和第二区，所述第一区上具有若干相互分立的第一初始掩膜结构，所述第一初始掩膜结构具有第一宽度尺寸，所述第二区上具有若干相互分立的第二掩膜结构；在所述待刻蚀层上和第二掩膜结构上形成牺牲层，所述牺牲层暴露出所述第一区和第一初始掩膜结构；对所述第一初始掩膜结构进行刻蚀处理，形成第一掩膜结构，所述第一掩膜结构具有第二宽度尺寸，所述第二宽度尺寸小于所述第一宽度尺寸；基于第一先进制程控制技术，在所述第一掩膜结构的侧壁和顶部表面、以及在所述第二掩膜结构的侧壁和顶部表面形成保护层；以所述第一掩膜结构、第二掩膜结构以及保护层为掩膜刻蚀所述待刻蚀层，在所述基底上形成若干图形化结构。
[0008]可选的，所述第一初始掩膜结构和所述第二掩膜结构的形成方法包括：在所述待
刻蚀层上形成掩膜材料层；在所述掩膜材料层上形成图形化层，所述图形化层暴露出部分所述掩膜材料层的顶部表面；以所述图形化层为掩膜刻蚀所述掩膜材料层，直至暴露出所述待刻蚀层的顶部表面为止，形成所述第一初始掩膜结构和所述第二掩膜结构。
[0009]可选的，在以所述图形化层为掩膜刻蚀所述掩膜材料层的过程中，采用第一Hydra技术对位于所述第一区上的所述掩膜材料层进行刻蚀。
[0010]可选的，以所述图形化层为掩膜刻蚀所述掩膜材料层的工艺包括：干法刻蚀工艺。
[0011]可选的，所述掩膜材料层的材料包括：氧化硅或氮化硅。
[0012]可选的，所述保护层还位于所述待刻蚀层的顶部表面。
[0013]可选的，所述保护层的形成工艺包括：原子层沉积工艺。
[0014]可选的，所述保护层的材料包括：氧化硅。
[0015]可选的，对所述第一初始掩膜结构进行刻蚀处理的工艺包括：干法刻蚀工艺。
[0016]可选的，以所述第一掩膜结构、第二掩膜结构以及保护层为掩膜刻蚀所述待刻蚀层的工艺包括：等离子体的干法刻蚀工艺。
[0017]可选的，在刻蚀所述待刻蚀层的过程中，采用第二先进制程控制技术和第二Hydra技术对所述待刻蚀层进行刻蚀。
[0018]可选的，所述待刻蚀层的材料包括：半导体材料；所述半导体材料包括：硅或硅锗。
[0019]可选的，所述图形化结构包括：鳍部。
[0020]与现有技术相比，本专利技术的技术方案具有以下优点：
[0021]本专利技术技术方案的半导体结构的形成方法中，通过先采用常规的刻蚀工艺对所述第一初始掩膜结构进行刻蚀处理，形成第一掩膜结构；在形成第一掩膜结构之后，基于第一先进制程控制技术，在所述第一掩膜结构的侧壁和顶部表面、以及在所述第二掩膜结构的侧壁和顶部表面形成保护层，使得所述第一先进制程控制技术能够同时对所述第一掩膜结构和所述第二掩膜结构的特征尺寸进行补偿，进而使得所述第二掩膜结构的特征尺寸也符合预设的特征尺寸。以此保证后续图形化传递的精确性，以提升晶圆生产良率和可靠性。
附图说明
[0022]图1和2是一种半导体结构的形成方法各步骤结构示意图；
[0023]图3至图8是本专利技术实施例中半导体结构的形成方法各步骤结构示意图。
具体实施方式
[0024]正如
技术介绍
所述，尽管现有技术中采用了APC技术对刻蚀工艺进行控制，但是现有技术中仍存在晶圆生产良率低且可靠性低的问题。以下将结合附图进行具体说明。
[0025]请参考图1，提供衬底，所述衬底包括基底100以及位于所述基底100上的待刻蚀层101，所述待刻蚀层101包括第一区I和第二区II；在所述第一区I上形成若干相互分立的第一初始掩膜结构(未图示)、以及在所述第二区II上形成若干相互分立的第二掩膜结构102，所述第一初始掩膜结构具有第一宽度尺寸；在所述待刻蚀层101上形成牺牲层103，所述牺牲层103暴露出所述第一区I；基于先进制程控制技术，对所述第一初始掩膜结构进行刻蚀处理，形成第一掩膜结构104，所述第一掩膜结构104具有第二宽度尺寸，所述第二宽度尺寸小于所述第一宽度尺寸。
[0026]请参考图2，在所述第一掩膜结构104的侧壁和顶部表面、以及在所述第二掩膜结构102的侧壁和顶部表面形成保护层105；在形成所述保护层105之后，以所述第一掩膜结构102、第二掩膜结构104以及保护层105为掩膜刻蚀所述待刻蚀层101，在所述基底100上形成若干图形化结构106。
[0027]在本实施例中，在形成所述第一初始掩膜结构和所述第二掩膜结构104的过程中，由于制程的波动，均会出现特征尺寸上的一些偏差。由于在对所述第一初始掩膜结构进行刻蚀调整时，采用了先进制程控制技术，进而使得形成的所述第一掩膜结构104的特征尺寸符合预设的特征尺寸。然而，在对所述第一初始掩膜结构进行刻蚀调整时，所述第二掩膜结构102是被所述牺牲层103所覆盖。因此，采用的先进制程控制技术并不能对所述第二掩膜结构102的特征尺寸进行补偿，进而使得所述第二掩膜结构102的特征尺寸偏差一直存在。在后续以所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底以及位于所述基底上的待刻蚀层，所述待刻蚀层包括第一区和第二区，所述第一区上具有若干相互分立的第一初始掩膜结构，所述第一初始掩膜结构具有第一宽度尺寸，所述第二区上具有若干相互分立的第二掩膜结构；在所述待刻蚀层上和第二掩膜结构上形成牺牲层，所述牺牲层暴露出所述第一区和第一初始掩膜结构；对所述第一初始掩膜结构进行刻蚀处理，形成第一掩膜结构，所述第一掩膜结构具有第二宽度尺寸，所述第二宽度尺寸小于所述第一宽度尺寸；基于第一先进制程控制技术，在所述第一掩膜结构的侧壁和顶部表面、以及在所述第二掩膜结构的侧壁和顶部表面形成保护层；以所述第一掩膜结构、第二掩膜结构以及保护层为掩膜刻蚀所述待刻蚀层，在所述基底上形成若干图形化结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一初始掩膜结构和所述第二掩膜结构的形成方法包括：在所述待刻蚀层上形成掩膜材料层；在所述掩膜材料层上形成图形化层，所述图形化层暴露出部分所述掩膜材料层的顶部表面；以所述图形化层为掩膜刻蚀所述掩膜材料层，直至暴露出所述待刻蚀层的顶部表面为止，形成所述第一初始掩膜结构和所述第二掩膜结构。3.如权利要求2所述的半导体结构的形成方法，其特征在于，在以所述图形化层为掩膜刻蚀所述掩膜材料层的过程中，采用第一Hydra技术对位于所述...

【专利技术属性】
技术研发人员：柯星，纪世良，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：