集成电路中的无通道平面规划制造技术

各种实施例可以包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(200)的方法。实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括覆盖硬宏(210)，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。各种实施例可以包括一种IC，其中一个或多个互连硬宏和连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线位于第三功能硬宏内。在一些实施例中，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。信通道。信通道。

【技术实现步骤摘要】
【国外来华专利技术】集成电路中的无通道平面规划
[0001]相关申请
[0002]本申请要求于2020年10月26日提交的题为“Channel Less Floor
‑
Planning In Integrated Circuits”的美国专利申请第17/079,727号的优先权，该申请的全部内容通过引用并入本文。

技术介绍

[0003]正在开发新的集成电路(IC)以用于不断变化的用例，诸如移动设备、物联网(IoT)、可穿戴设备和其他小型设备。随着这些不断发展的用例和与IC相关联的不断增长的功能集，设计复杂性不断增加。

技术实现思路

[0004]各个方面包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(IC)的方法。各个方面包括没有通信或互连通道的IC以及用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。各个方面包括覆盖硬宏，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(例如，SOC的核)之间的专用通信通道。
[0005]各个方面可以包括一种集成电路，该集成电路包括第一功能硬宏、第二功能硬宏、第三功能硬宏、位于第三功能硬宏内的一个或多个互连硬宏、以及连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线。在一些方面，第一功能硬宏可以通过一个或多个互连硬宏和导线电耦合到第二功能硬宏。在一些方面，第一功能硬宏的侧面和第二功能硬宏的侧面可以不邻接。在一些方面，第一功能硬宏和第二功能硬宏可以邻接第三功能硬宏的不同侧面。在一些方面，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。在一些方面，第三功能硬宏可以完全围绕一个或多个互连硬宏中的每个互连硬宏。在一些方面，一个或多个互连硬宏可以包括通信流水线硬宏。在一些方面，集成电路可以是SOC，并且第一功能硬宏、第二功能硬宏和第三功能硬宏可以分别是第一核、第二核和第三核。
[0006]各个方面可以包括一种设计集成电路的方法，该方法包括确定集成电路的第一功能硬宏和第二功能硬宏，第一功能硬宏和第二功能硬宏彼此需要物理通信路径，其中第一功能硬宏和第二功能硬宏通过集成电路的第三功能硬宏的至少一部分彼此分离；确定用于一个或多个互连硬宏以及导线的位置，该导线连接第一功能硬宏、第二功能硬宏、和第三功能硬宏内的一个或多个互连硬宏；生成指示一个或多个互连硬宏和导线的所确定的位置的包装器；以及根据包装器来配置第三功能硬宏，使得第三功能硬宏在一个或多个互连硬宏和导线的所确定的位置处包括空边界区。各个方面还可以包括将一个或多个互连硬宏和导线覆盖到第三功能硬宏中的空边界区中。在一些方面，导线可以延伸到第三功能硬宏中的空边界区之外。在一些方面，第一功能硬宏、第二功能硬宏和第三功能硬宏可以被配置为使得在第一功能硬宏、第二功能硬宏和第三功能硬宏之间不存在通信通道。在一些方面，一个或多个互连硬宏可以是通信流水线硬宏。在一些方面，集成电路可以是SOC，并且第一功能
硬宏、第二功能硬宏和第三功能硬宏可以分别是第一核、第二核和第三核。
[0007]其他方面包括一种具有处理器的计算设备，该处理器被配置为执行上述任何方法的操作。其他方面包括一种计算设备，该计算设备具有用于执行上述任何方法的功能的部件。其他方面可以包括一种其上存储有处理器可执行指令的非暂态处理器可读存储介质，该处理器可执行指令被配置为引起计算设备的处理器执行上述任何方法的操作。
附图说明
[0008]并入本文并且构成本说明书的一部分的附图示出了示例性实施例，并且与以上给出的一般描述和以下给出的详细描述一起用于解释各种实施例的特征。
[0009]图1是示出包括通信通道的示例“片上系统”(SOC)的组件框图。
[0010]图2是示出用于设计集成电路的实施例方法的过程流程图。
[0011]图3A是根据各种实施例的包装器的组成部分的分层框图。
[0012]图3B是根据各种实施例的图3A的包装器的框图。
[0013]图4是示出根据各种实施例的示例SOC的组件框图，该SOC具有与SOC的核一起定位的互连硬宏。
[0014]图5是适用于各种实施例的计算设备的组件框图。
[0015]图6是示出适用于各种实施例的示例计算设备的组件框图。
[0016]图7是示出适用于各种实施例的示例计算设备的组件框图。
具体实施方式
[0017]将参考附图详细描述各种实施例。在可能的情况下，在整个附图中使用相同的附图标记来表示相同或类似的部分。对特定示例和实施例的引用是为了说明的目的，并不旨在限制各种实施例或权利要求的范围。
[0018]常规IC上的通信通道占常规IC管芯面积的2
‑
3％，这表示管芯面积成本的成比例增加。管芯面积成本对专用集成电路(ASIC)单元成本有贡献。由于随着新特征集的出现，常规IC的管芯尺寸不断增加，所以通信通道对ASIC单元成本的成本影响也在不断增加。常规IC的功率域限制和积极的功率性能区域(PPA)目标在常规IC的通信通道设计中具有有限的成本节约和ASIC单元成本降低。
[0019]各种实施例包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(IC)的方法。实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括覆盖硬宏，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。与常规设计的IC相比，功能硬宏之间没有专用通信通道的实施例IC(诸如核之间没有设计专用通信通道的SOC)可以涵盖更小的管芯面积。与常规IC相比，减少IC的管芯面积可以减少功耗。此外，与常规IC相比，减少管芯面积(诸如减少大约1
‑
2％)可以减少ASIC单元成本。与常规IC设计相比，减少的管芯面积和相关的功率减少以及减少的ASIC单元成本表示通过各种实施例实现的IC设计的改进。
[0020]术语“计算设备”在本文中用于指代蜂窝电话、智能手机、便携式计算设备、个人或移动多媒体播放器、笔记本电脑、平板电脑、智能本、超级本、掌上电脑、电子邮件接收器、支持多媒体互联网的蜂窝电话、服务器、有线或无线路由器设备、电器、医疗设备和仪器、生物
特征传感器/设备、可穿戴设备(包括智能手表、智能服装、智能眼镜、智能腕带、智能珠宝(例如，智能戒指、智能手镯等))、娱乐设备(例如，无线或有线游戏控制器、音乐和视频播放器、卫星收音机等)、支持无线或有线网络的物联网(IoT)设备(包括智能仪表/传感器)、工业制造设备、家用或企业用的大型和小型机械和电器、自主和半自主车辆内的无线通信元件、固定到各种移动平台或并入各种移动平台的无线设备、全球定位系统设备、以及包括存储器和可编程处理器的类似电子设备。
[0021]术语“片上系统”(SOC)(有时也称为“芯片上系统”)在本文中用于指代包含集成在单个基板上的多个资源或多个处理器的单个集成电路(IC)芯片。单个SOC可以包括用于数字、模拟、混合信号和射频功能的电路系统。单个SOC还可以包括任何数目的通用或专本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路，包括：第一功能硬宏；第二功能硬宏；第三功能硬宏；一个或多个互连硬宏，所述一个或多个互连硬宏位于所述第三功能硬宏内；以及导线，连接所述第一功能硬宏、所述第二功能硬宏和所述一个或多个互连硬宏。2.根据权利要求1所述的集成电路，其中所述第一功能硬宏通过所述一个或多个互连硬宏和所述导线电耦合到所述第二功能硬宏。3.根据权利要求1所述的集成电路，其中所述第一功能硬宏的侧面和所述第二功能硬宏的侧面不邻接。4.根据权利要求1所述的集成电路，其中所述第一功能硬宏和所述第二功能硬宏邻接所述第三功能硬宏的不同侧面。5.根据权利要求4所述的集成电路，其中在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。6.根据权利要求1所述的集成电路，其中所述第三功能硬宏完全围绕所述一个或多个互连硬宏。7.根据权利要求1所述的集成电路，其中所述一个或多个互连硬宏包括通信流水线硬宏。8.根据权利要求1所述的集成电路，其中：所述集成电路包括片上系统(SOC)；并且所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。9.一种用于设计集成电路的方法，包括：确定所述集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。10.根据权利要求9所述的方法，还包括：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。11.根据权利要求9所述的方法，其中所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。12.根据权利要求9所述的方法，其中所述一个或多个互连硬宏包括通信流水线硬宏。13.根据权利要求9所述的方法，其中：所述集成电路包括片上系统(SOC)；并且
所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。14.一种计算设备，包括：处理器，配置有用于以下各项的处理器可执行指令：确定集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。15.根据权利要求14所述的计算设备，其中所述处理器还配置有用于如下的处理器可执行指令：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。16.根据权利要求14所述的计算设备，其中所述...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：