数字芯片布局布线全局优化方法及系统技术方案

本发明专利技术公开了一种数字芯片布局布线全局优化方法及系统，所述方法包括：对三维芯片布局布线问题进行抽象建模，分别建立布局子问题和布线子问题的基础数学模型；采用二次指派算法进行局部搜索，求解每个单元内标准元件的初始布局，得到布局子问题的松弛解；通过禁忌搜索算法和基于单元交换的邻域动作对初始布局进行调整，生成全局布局，得到布局子问题的合法解；通过迭代调用单网络布线算法进行全局布线，生成斯坦纳森林松弛解，对违反约束的网络进行重新布线或者调整修复，得到初始布局布线解；在初始布局布线解的基础上，对布局布线问题进行多层联合优化，得到最优布局布线解。本发明专利技术实现了布局和布线的联合优化，可以提高布局布线准确度。局布线准确度。局布线准确度。

【技术实现步骤摘要】
数字芯片布局布线全局优化方法及系统


[0001]本专利技术属于数字芯片
，具体涉及一种数字芯片布局布线全局优化方法及系统。

技术介绍

[0002]随着芯片工艺日益精细，制程逐步发展到了3nm，物理尺寸几乎达到极限，而制程的发展正在放缓。芯片开发人员难以依靠更小的晶体管来提高芯片的密度和速度。摩尔定律遇到发展瓶颈，但市场对芯片性能的要求却与日俱增。如果继续增加晶片的大小，虽然能带来晶体管数量的提升，但会加大芯片内的信号延迟并降低良率。近年来，随着先进制程与先进封装的提出，芯片正在从二维走向三维——其设计、制造与封装等环节都在向三维结构靠拢。
[0003]尽管三维芯片带来了诸多好处和机遇，但也带来了亟待解决的新挑战。三维芯片不仅仅是多个二维芯片的堆叠，更需要系统性地进行设计。三维集成电路为电路设计提供了额外的自由度，从二维到三维带来的决策复杂度的提升是指数级的。传统的功耗、性能和面积（PPA）等方面的优化目标仍然适用，但变成了三维空间而不是二维平面上的优化，在所有的权衡决策中都必须考虑垂直维度。
[0004]芯片后端设计将门级网表转化为可用于芯片代工厂生产制造的物理版图。在后端物理设计中，所有的宏模块、单元、门、晶体管等，在每个制造层上用固定的形状和大小来表示，并在硅基底上分配空间位置（布局），然后确定适当的连接关系（布线）。同时，前端设计一旦修改，后端设计需要随之重新生成。因此，布局和布线环节在后端物理设计中占有举足轻重的地位，直接影响了芯片的性能、面积、功耗等多项性能指标。
[0005]面对先进工艺下三维芯片的布局布线问题，传统的EDA物理设计方法学尚难以适应先进工艺下的芯片物理设计要求，存在的主要问题如下：（1）主流EDA工具未考虑先进工艺下的诸多规则和约束，对问题抽象程度不足，难以直接使用现有EDA工具以及学术界针对经典问题的研究成果。现有的EDA布局布线方法主要面向二维芯片设计，所考虑问题与先进工艺下三维芯片物理设计需求有较大差异。因此，需要在建模层面直接面向先进工艺下三维芯片设计进行建模，考虑新工艺下的诸多规则、约束和优化目标。另一方面，学术界考虑的组合优化问题未考虑实际工艺条件下的各类约束和规则，其丰富的研究成果也难以直接应用于三维芯片物理设计。
[0006]（2）主流EDA工具将布局和布线环节当作两个独立的环节进行处理，反馈过程漫长且严重依赖人工干预。现有芯片设计基于多步骤反复迭代的EDA技术进行性能、面积和功耗等的综合优化，且布局和布线环节相对独立，布局的结果最终反映到布线上需要经过漫长的迭代和反馈。反馈的过程以及版图的更改通常由有经验的工程师手工完成。
[0007]（3）在布局阶段对布线的简化考虑导致其优化目标不能反映真实优度，布局环节可能在朝错误的方向努力。传统的EDA流程中分阶段设计使得设计信息冗余和孤立，并且丧失了利用一些关键信息对设计过程进行指导的可能性。实际上，布局和布线两个环节之间
并无明显的界限，两者是相辅相成的，布局阶段对线长的非准确估计模型可能导致布线优度差甚至不可布线问题，缺乏综合考虑布局与布线的全局优化算法。
[0008]现有技术中也很少有关于三维芯片布局布线综合问题的有效解决方案，比如公开号为CN113673196A的专利技术专利公开了一种基于可布线性预测的全局布线优化方法，其是直接获取全局布局结果后进行全局布线优化，并未对布局与布线问题进行综合考量，影响最终的布局布线效果。因此，需要一种针对设三维芯片的布局布线综合优化方法，以实现更高效和高质量的三维芯片版图生成方式。

技术实现思路

[0009]有鉴于此，本专利技术提出了一种数字芯片布局布线全局优化方法及系统，用于解决现有EDA技术没有综合考虑布局与布线的全局优化的问题。
[0010]本专利技术第一方面，公开一种数字芯片布局布线全局优化方法，所述方法包括：对三维芯片布局布线问题进行抽象建模，分别建立布局子问题的基础数学模型和布线子问题的基础数学模型；根据标准元件的网表结构进行单元递归划分，对布局子问题的约束条件进行线性松弛，采用二次指派算法进行局部搜索，求解每个单元内标准元件的初始布局，得到布局子问题的松弛解；将每个层次的布局子问题抽象为一个二维的装箱问题，对每一层次的布局空间进行区域划分，通过禁忌搜索算法和基于单元交换的邻域动作对初始布局进行调整，生成全局布局，得到布局子问题的合法解；基于全局布局，对布线子问题的约束条件进行松弛，通过迭代调用单网络布线算法进行全局布线，生成斯坦纳森林松弛解，对违反约束的网络进行重新布线或者调整修复，得到初始布局布线解；在初始布局布线解的基础上，对布局布线问题进行多层联合优化，迭代交替地从整体格局上调整布局并优化布线线长，得到最优布局布线解。
[0011]在以上技术方案的基础上，优选的，所述根据标准元件的网表结构进行单元递归划分，对布局子问题的约束条件进行线性松弛，采用二次指派算法进行局部搜索，求解每个单元内标准元件的初始布局，得到布局子问题的松弛解具体包括：根据标准元件所在网、时序约束关系构建一个标准元件关系图，根据标准元件关系图将每个功能单元进行递归划分，直到满足设定的阈值，得到多个子集；对布局子问题的基础数学模型的约束条件，进行线性松弛，采用启发式的二次指派算法，对单元集合划分进行局部搜索，得到布局子问题的一个松弛解，并以半周长和网的密度作为质量评估依据评价松弛解的可行性，将可行的松弛解作为初始布局。
[0012]在以上技术方案的基础上，优选的，所述对每一层次的布局空间进行区域划分，通过禁忌搜索算法和基于单元交换的领域动作对初始布局进行调整，生成全局布局具体包括：基于初始布局，将布局空间等量切分为若干区域；对每个区域进行分析，选择有潜力的交换区域对；基于有潜力的交换区域对对候选区域进行基于单元交换的领域动作，并进行交换
效果评估；判断当前迭代是否得到最优邻居解，若否，更新禁忌表和区域交换对的选择参数，重新选择有潜力的交换区域对并进行迭代运算，直到得到最优邻居解；若当前迭代得到最优邻居解，且最优解合法，输出全局布局。
[0013]在以上技术方案的基础上，优选的，所述对每个区域进行分析，选择有潜力的交换区域对的因素包括区域是否在禁忌表中、区域的布局优度、区域被选中的频率以及区域中的单元分布状况；进行基于单元交换的领域动作时，考虑单元的大小和单元在区域中的适应度，其中适应度由单元在对应区域与其他单元之间的联系强弱以及对区域拥塞的影响进行评估；对于单元之间的联系强弱基于如下公式网的半周长计算公式进行衡量：
[0014]其中表示将单元放置于区域后，与该单元相连的所有网的总半周长，表示单元所在区域中心的横坐标，表示将单元放置于区域，表示与网相关的所有单元所在区域中心的最大横坐标，为横坐标的最小值、为纵坐标的最大值与为纵坐标的最小值；对区域拥塞的影响进行评估采用以下公式：
[0015]其中表示区域中的一个空闲区域子块，表示区域的面积，为数值归一化参数。
[0016]在以上技术方案的基础上，优选的，所述通过迭代本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字芯片布局布线全局优化方法，其特征在于，所述方法包括：对三维芯片布局布线问题进行抽象建模，分别建立布局子问题的基础数学模型和布线子问题的基础数学模型；根据标准元件的网表结构进行单元递归划分，对布局子问题的约束条件进行线性松弛，采用二次指派算法进行局部搜索，求解每个单元内标准元件的初始布局，得到布局子问题的松弛解；将每个层次的布局子问题抽象为一个二维的装箱问题，对每一层次的布局空间进行区域划分，通过禁忌搜索算法和基于单元交换的邻域动作对初始布局进行调整，生成全局布局，得到布局子问题的合法解；基于全局布局，对布线子问题的约束条件进行松弛，通过迭代调用单网络布线算法进行全局布线，生成斯坦纳森林松弛解，对违反约束的网络进行重新布线或者调整修复，得到初始布局布线解；在初始布局布线解的基础上，对布局布线问题进行多层联合优化，迭代交替地从整体格局上调整布局并优化布线线长，得到最优布局布线解。2.根据权利要求1所述的数字芯片布局布线全局优化方法，其特征在于，所述根据标准元件的网表结构进行单元递归划分，对布局子问题的约束条件进行线性松弛，采用二次指派算法进行局部搜索，求解每个单元内标准元件的初始布局，得到布局子问题的松弛解具体包括：根据标准元件所在网、时序约束关系构建一个标准元件关系图，根据标准元件关系图将每个功能单元进行递归划分，直到满足设定的阈值，得到多个子集；对布局子问题的基础数学模型的约束条件，进行线性松弛，采用启发式的二次指派算法，对单元集合划分进行局部搜索，得到布局子问题的一个松弛解，并以半周长和网的密度作为质量评估依据评价松弛解的可行性，将可行的松弛解作为初始布局。3.根据权利要求1所述的数字芯片布局布线全局优化方法，其特征在于，所述对每一层次的布局空间进行区域划分，通过禁忌搜索算法和基于单元交换的领域动作对初始布局进行调整，生成全局布局具体包括：基于初始布局，将布局空间等量切分为若干区域；对每个区域进行分析，选择有潜力的交换区域对；基于有潜力的交换区域对对候选区域进行基于单元交换的领域动作，并进行交换效果评估；判断当前迭代是否得到最优邻居解，若否，更新禁忌表和区域交换对的选择参数，重新选择有潜力的交换区域对并进行迭代运算，直到得到最优邻居解；若当前迭代得到最优邻居解，且最优解合法，输出全局布局。4.根据权利要求3所述的数字芯片布局布线全局优化方法，其特征在于，所述对每个区域进行分析，选择有潜力的交换区域对的因素包括区域是否在禁忌表中、区域的布局优度、区域被选中的频率以及区域中的单元分布状况；进行基于单元交换的领域动作时，考虑单元的大小和单元在区域中的适应度，其中适应度由单元在对应区域与其他单元之间的联系强弱以及对区域拥塞的影响进行评估；对于单元之间的联系强弱基于如下的半周长计算公式进行衡量：
；其中表示将单元c放置于区域r后，与该单元相连的所有网的总半周长，表示单元c
′
所在区域中心的横坐标，表示将单元c放置于区域r，表示与网n相关的所有单元所在区域中心的最大横坐标，为横坐标的最小值、为纵坐标的最大值与为纵坐标的最小值；对区域拥塞的影响进行评估采用以下公式：；其中表示区域r中的一个空闲区域子块，表示区域子块的面积，为数值归一化参数。5.根据权利要求1所述的数字芯片布局布线全局优化方法，其特征在于，所述通过迭代调用单网络布线算法进行全局布线，生成斯坦纳森林松弛解，对违反约束的网络进行重新布线或者调整修复，得到初始布局布线解具体包括：采用动态最短路布线算法与最优二维模...

【专利技术属性】
技术研发人员：吕志鹏，苏宙行，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：