应用于低功耗LDO芯片的双向静电浪涌防护电路制造技术

本发明专利技术涉及一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其包括P衬底、第一深N阱、第一深P阱、第二深P阱、第一N阱、第二N阱、第三N阱、第一P阱、第二P阱、第三P阱、第四P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第五P+注入区、第四N+注入区、第六P+注入区和第五N+注入区。本发明专利技术通过引入多个二极管串触发SCR结构，降低器件触发电压和增加器件单位面积的ESD鲁棒性。棒性。棒性。

【技术实现步骤摘要】
应用于低功耗LDO芯片的双向静电浪涌防护电路


[0001]本专利技术涉及集成电路的静电放电与浪涌防护
，尤其是指一种应用于低功耗LDO芯片的双向静电浪涌防护电路。

技术介绍

[0002]随着新一代信息技术的兴起，各种各样的穿戴式电子产品如运动手环、VR眼镜、蓝牙耳机等在人们的日常生活中取得广泛应用。在可穿戴电子产品内部，低压差线性稳压器(LDO)是可穿戴电子产品中的电源管理核心，负责管理和分配各模块电源电压。因半导体工艺快速发展，LDO芯片的集成度和性能指标不断提升。体积小、便携度高的穿戴式电子产品对LDO芯片端口的静电放电(ESD)/浪涌(EOS)防护提出了更高的等级要求。ESD/EOS防护方案除了满足特定的防护等级外，还要在满足LDO芯片的特定ESD设计窗口前提下，考虑ESD/EOS防护的单位面积强鲁棒性、低功耗、低信号损失率等系统电学特性与经济成本控制权衡问题。
[0003]LDO芯片的输入输出和电源端口之间极易受到静电浪涌的威胁，常规的LDO芯片端口的ESD/EOS防护方案通常采用栅接地NMOS(GGNMOS)、二极管串、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其特征在于：包括：衬底，其具有第一表面；第一深P阱、第一深N阱、第二深P阱，沿着所述第一表面的长度方向，其依次设置于所述衬底的第一表面，且所述第一深P阱、第一深N阱、第二深P阱两两之间相连；其中，沿着所述第一表面的长度方向，所述第一深P阱、所述第一深N阱、所述第二深P阱背离所述衬底的一表面依次设置有两两相连的第一P阱、第一N阱、第二P阱、第二N阱、第三P阱、第三N阱和第四P阱；在所述第一P阱、第一N阱、第二P阱、第二N阱、第三P阱、第三N阱和第四P阱的表面区域设置有多个注入区，以形成多个正向触发二极管和反向触发二极管；金属部，其分别对应连接多个注入区，且所述金属部引出第一电极和第二电极。2.根据权利要求1所述的一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其特征在于：在所述第一P阱、第一N阱、第二P阱、第二N阱、第三P阱、第三N阱和第四P阱的表面区域设置有多个注入区，包括：在所述第一P阱的表面区域，沿着所述第一表面的长度方向，依次设置有两两间隔的第一N+注入区和第一P+注入区，以形成第三个反向触发二极管；在所述第一N阱的表面区域，沿着所述第一表面的宽度方向，依次设置有两两间隔的第二P+注入区和第二N+注入区，以形成第二个反向触发二极管；在所述第二N阱的表面区域，沿着所述第一表面的长度方向，依次设置有第三P+注入区、第三N+注入区和第四P+注入区，其中所述第三N+注入区呈现两个环形，其中一个环包围所述第三P+注入区，另一个环包围所述第四P+注入区，以形成第一个正向触发二极管和第一个反向触发二极管；在所述第三N阱的表面区域，沿着所述第一表面的宽度方向，依次设置有两两间隔的第五P+注入区和第四N+注入区，以形成第二个正向触发二极管；在所述第四P阱的表面区域，沿着所述第一表面的长度方向，依次设置有两两间隔的第六P+注入区和第五N+注入区，以形成第三个正向触发二极管。3.根据权利要求2所述的一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其特征在于：所述第二P阱横跨所述第一深P阱和所述第一深N阱的表面区域，以及所述第三P阱横跨所述第一深N阱和所述第二深P阱的表面区域。4.根据权利要求2所述的一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其特征在于：所述第三P+注入区与所述第三N+注入区的一个环...

【专利技术属性】
技术研发人员：梁鸿基，梁海莲，顾晓峰，刘俊良，曹喜悦，
申请(专利权)人：江南大学，
类型：发明
国别省市：