存储器对齐存取操作制造技术

本申请涉及存储器对齐存取操作。可向主机系统指示基于可由第一层级页表的各个第一层级页寻址以将逻辑地址映射到相应物理页的物理页的数量的目标包大小。可基于所述目标包大小配置缓冲器，并且可在所述缓冲器中存储用于所述主机系统处的应用程序且与所述目标包大小相关联的数据。基于达到所述缓冲器的利用率阈值，可将存储在所述缓冲器中且具有所述目标包大小的一组数据写入到存储器装置，其中可基于第二层级页的第二层级条目识别用于存储所述一组数据的一组物理地址。述一组数据的一组物理地址。述一组数据的一组物理地址。

【技术实现步骤摘要】
存储器对齐存取操作
[0001]交叉引用
[0002]本专利申请要求波尔齐奥(PORZIO)等人于2022年12月13日提交的标题为“存储器对齐存取操作(MEMORY
‑
ALIGNED ACCESS OPERATIONS)”的第18/080,568号美国专利申请以及波尔齐奥等人于2021年12月20日提交的标题为“存储器对齐存取操作(MEMORY
‑
ALIGNED ACCESS OPERATIONS)”的第63/291,769号美国临时专利申请的优先权，所述申请中的每一者转让给本受让人，并且所述申请中的每一者明确地以全文引用的方式并入本文中。


[0003]
涉及存储器对齐存取操作。

技术介绍

[0004]存储器装置广泛用于在各种电子装置中存储信息，例如计算机、用户装置、无线通信装置、相机、数字显示器等等。信息是通过将存储器装置内的存储器单元编程到各个状态来存储的。例如，二进制存储器单元可编程成两个支持状态中的一个，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持超过两个可能状态，其中任一状态可由存储器单元存储。为了存取由存储器装置存储的信息，组件可以读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可以是易失性或非易失性的。易失性存储器单元(例如，DRAM单元)可随时间推移而丢失它们的编程状态，除非它们通过外部电源周期性地刷新。非易失性存储器单元(例如，NAND存储器单元)可将它们的编程状态维持很长一段时间，即使在不存在外部电源的情况下也如此。

技术实现思路

[0006]描述一种设备。所述设备可包含：存储器装置，其包括多个非易失性存储器单元物理页；以及控制器，其与所述存储器装置耦合且配置成使所述设备：向主机系统传输数据大小的指示，所述数据大小对应于可由第一层级页表的各个第一层级页寻址以将逻辑地址映射到所述多个物理页中的相应物理页的物理页的数量，其中所述数据大小与用于所述主机系统处的应用程序的目标包大小相关联；至少部分地基于传输所述指示，从所述主机系统接收与所述应用程序相关联的一组数据及将所述一组数据写入到所述存储器装置的命令，所述一组数据的大小是所述目标包大小，并且所述命令包括所述一组数据的逻辑地址；至少部分地基于所述逻辑地址，识别第二层级页表的第二层级条目，其中所述第二层级页表的所述第二层级条目指向所述第一层级页表的第一层级页，并且其中所述第一层级页的第
一层级条目将一组逻辑地址映射到一组物理地址，所述一组逻辑地址包括所述逻辑地址；以及至少部分地基于识别出所述第二层级条目，将所述一组数据写入到所述一组物理地址。
[0007]描述一种设备。所述设备可包含控制器，其配置成使所述设备：从存储器系统接收数据大小的指示，所述数据大小对应于可由第一层级页表的第一层级页寻址以将逻辑地址映射到所述存储器系统处的存储器单元的相应物理页的物理页的数量，其中所述数据大小与用于应用程序的目标包大小相关联；至少部分地基于所述指示，将缓冲器配置成具有大于或等于所述目标包大小的大小；至少部分地基于配置所述缓冲器，在所述缓冲器中存储所述应用程序的数据；以及至少部分地基于存储在所述缓冲器中的所述数据的大小达到阈值，向所述存储器系统发送存储在所述缓冲器中的一组数据及写入所述一组数据的命令，其中所述一组数据的大小是所述目标包大小。
[0008]描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包括指令的代码，所述指令在由电子装置的处理器执行时使所述电子装置：向主机系统传输数据大小的指示，所述数据大小对应于可由第一层级页表的各个第一层级页寻址以将逻辑地址映射到多个物理页中的相应物理页的物理页的数量，其中所述数据大小与用于所述主机系统处的应用程序的目标包大小相关联；至少部分地基于传输所述指示，从所述主机系统接收与所述应用程序相关联的一组数据及将所述一组数据写入到存储器装置的命令，所述一组数据的大小是所述目标包大小，并且所述命令包括所述一组数据的逻辑地址；至少部分地基于所述逻辑地址，识别第二层级页表的第二层级条目，其中所述第二层级页表的所述第二层级条目指向所述第一层级页表的第一层级页，并且其中所述第一层级页的第一层级条目将一组逻辑地址映射到一组物理地址，所述一组逻辑地址包括所述逻辑地址；以及至少部分地基于识别出所述第二层级条目，将所述一组数据写入到所述一组物理地址。
附图说明
[0009]图1示出根据本文所公开的实例的支持存储器对齐存取操作的系统的实例。
[0010]图2示出根据本文所公开的实例的支持存储器对齐存取操作的系统架构的实例。
[0011]图3示出根据本文所公开的实例的用于存储器对齐存取操作的一组操作的实例。
[0012]图4示出根据本文所公开的实例的支持存储器对齐存取操作的资源图的实例。
[0013]图5示出根据本文所公开的实例的支持存储器对齐存取操作的存储器系统的框图。
[0014]图6示出根据本文所公开的实例的支持存储器对齐存取操作的主机系统的框图。
[0015]图7和8示出根据本文所公开的实例的流程图，示出了支持存储器对齐存取操作的一或多种方法。
具体实施方式
[0016]主机系统处的应用程序可以处理或产生连续数据流。例如，记录应用程序(例如，黑匣子应用程序)可以处理从连接的音频、记录装置、视觉记录装置或一或多个传感器接收到的连续顺序(例如，按时间顺序)数据流。此类应用程序可以不断地产生或处理新数据。因此，主机系统可以在存储器装置处连续存储应用程序的新数据——例如，按照与数据产生
或处理相同的次序。在一些实例中，主机系统可以将数据存储在存储器装置的分配给应用程序的部分中。
[0017]存储器单元(包含NAND存储器单元)的操作寿命可至少部分地取决于存储器单元上执行的编程/擦除循环的数量。由于容量限制(例如，一旦资源集合的利用率达到阈值)，对于连续产生或处理数据的应用程序，主机系统可以不断地覆写存储在存储器系统中的数据，以允许存储在主机系统处获得的新数据——例如，一旦达到分配的资源集合的利用率阈值。因此，分配的资源集合可能会经受高速率的编程/擦除循环——例如相对于存储器系统中的其它资源。此外，用于这种应用程序的数据在存储器装置中的低效存储可能导致更大数量的编程/擦除循环，并且导致用于将映射表加载和卸载到存储器系统处的易失性存储器装置的操作数量增加。因此，存储用于连续存储应用程序(例如，黑匣子应用程序)的数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器装置，其包括多个非易失性存储器单元物理页；以及控制器，其与所述存储器装置耦合且配置成使所述设备：向主机系统传输数据大小的指示，所述数据大小对应于能够由第一层级页表的各个第一层级页寻址以将逻辑地址映射到所述多个物理页中的相应物理页的物理页的数量，其中所述数据大小与用于所述主机系统处的应用程序的目标包大小相关联；至少部分地基于传输所述指示，从所述主机系统接收与所述应用程序相关联的一组数据及将所述一组数据写入到所述存储器装置的命令，所述一组数据的大小是所述目标包大小，并且所述命令包括所述一组数据的逻辑地址；至少部分地基于所述逻辑地址，识别第二层级页表的第二层级条目，其中所述第二层级页表的所述第二层级条目指向所述第一层级页表的第一层级页，并且其中所述第一层级页的第一层级条目将一组逻辑地址映射到一组物理地址，所述一组逻辑地址包括所述逻辑地址；以及至少部分地基于识别出所述第二层级条目，将所述一组数据写入到所述一组物理地址。2.根据权利要求1所述的设备，其中所述一组数据的所述逻辑地址与所述目标包大小的整数倍数对齐。3.根据权利要求1所述的设备，其中所述控制器进一步配置成使所述设备：传输与所述目标包大小相关联的应用程序类型的第二指示，所述应用程序是所述应用程序类型。4.根据权利要求1所述的设备，其中所述控制器进一步配置成使所述设备：从所述多个物理页当中向所述应用程序分配多组物理页以存储由所述应用程序产生的顺序数据流。5.根据权利要求4所述的设备，其中所述控制器进一步配置成使所述设备：从所述主机系统接收所述应用程序在所述主机系统处处于运行中的指示，其中至少部分地基于接收到所述应用程序在所述主机系统处处于运行中的所述指示，将所述多组物理页分配给所述应用程序，并传输所述数据大小的所述指示。6.根据权利要求4所述的设备，其中所述多组物理页中的每一个对应于所述第一层级页表的相应第一层级页和所述第二层级页表的相应第二层级条目，所述控制器进一步配置成使所述设备：存储所述多组物理页能够经由所述相应第二层级条目寻址的指示。7.根据权利要求6所述的设备，其进一步包括：易失性存储器单元，其中所述控制器进一步配置成使所述设备：至少部分地基于所述多组物理页能够经由所述相应第二层级条目寻址的所述指示，响应于接收到所述命令，阻止将所述第一层级页加载到所述易失性存储器单元中。8.根据权利要求4所述的设备，其中：所述多组物理页具有顺序的相应物理地址，且所述多组物理页中的每一个包括对应于相应第一层级页的初始第一层级条目的相应初始页。
9.根据权利要求1所述的设备，其进一步包括：易失性存储器单元，其中所述控制器进一步配置成使所述设备：确定包括所述第二层级条目的所述第二层级页表的第二层级页是否存储在所述易失性存储器单元中，其中所述第二层级页表的所述第二层级条目至少部分地基于确定所述第二层级页存储在所述易失性存储器单元中而识别。10.根据权利要求1所述的设备，其中所述控制器进一步配置成使所述设备：确...

【专利技术属性】
技术研发人员：L，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：