一种具有磁屏蔽结构的叠层片式共模电感器制造技术

本申请提供了一种具有磁屏蔽结构的叠层片式共模电感器，包括磁屏蔽层，磁屏蔽层的内部形成有中空槽部；连接层，设于中空槽部中，连接层的外壁与中空槽部的内壁之间间隔形成环形槽部，连接层的顶面和底面分别与磁屏蔽层连接；介质层，填充于环形槽部中；两个相对间隔设置的电感，各电感设于介质层中并卷绕连接层设置，各电感的两端分别伸出介质层并伸入磁屏蔽层中。本申请通过将两个相对间隔设置的电感设于介质层中，并将各电感卷绕连接层设置，并且在介质层的外侧形成磁屏蔽层，该磁屏蔽层可将位于其内部的介质层、两个电感和连接层包围，从而可有效提高对电感的抑制辐射干扰能力，提高叠层片式共模电感器的广泛适应性。高叠层片式共模电感器的广泛适应性。高叠层片式共模电感器的广泛适应性。

【技术实现步骤摘要】
一种具有磁屏蔽结构的叠层片式共模电感器


[0001]本申请属于电子元器件
，更具体地说，是涉及一种具有磁屏蔽结构的叠层片式共模电感器。

技术介绍

[0002]电感器作为磁性元件的重要组成部分，被广泛应用于电力电子线路中，尤其在电源电路中更是不可或缺的部分。在电源电路中，由于整流二极管和滤波电容以及电感中的电流或电压急剧变化，产生电磁干扰源，同时输入电源中也存在工频以外的高次谐波噪声，这些干扰若不加以扼制，将对负载设备造成损害。
[0003]目前，采用LTCC(low temperature co
‑
fired ceramics，低温共烧陶瓷技术)工艺制备而成的叠层片式共模电感器虽然具有共模信号抑制和对差模信号的干扰等功能，但其抑制辐射干扰的能力依旧不能满足要求，适应性较差。

技术实现思路

[0004]本申请实施例的目的在于提供一种具有磁屏蔽结构的叠层片式共模电感器，以解决相关技术中存在的：目前的叠层片式共模电感器抑制辐射干扰的能力不足，适应性较差的问题。
[0005]为实现上述目的，本申请实施例采用的技术方案是：
[0006]提供一种具有磁屏蔽结构的叠层片式共模电感器，包括：
[0007]磁屏蔽层，所述磁屏蔽层的内部形成有中空槽部；
[0008]连接层，设于所述中空槽部中，所述连接层的外壁与所述中空槽部的内壁之间间隔形成环形槽部，所述连接层的顶面和底面分别与所述磁屏蔽层连接；
[0009]介质层，填充于所述环形槽部中；
[0010]两个相对间隔设置的电感，各所述电感设于所述介质层中并卷绕所述连接层设置，各所述电感的两端分别伸出所述介质层并伸入所述磁屏蔽层中。
[0011]此结构，本申请通过将两个相对间隔设置的电感设于介质层中，并将各电感卷绕连接层设置，并且在介质层的外侧形成磁屏蔽层，该磁屏蔽层可将位于其内部的介质层、两个电感和连接层包围，从而可有效提高对电感的抑制辐射干扰能力，提高叠层片式共模电感器的广泛适应性。
[0012]在一个实施例中，所述磁屏蔽层和所述连接层为由铁氧体材料制成的导磁体。
[0013]此结构，可使磁芯体积缩小很多，适应元器件向小型化、轻量化放行发展的需要。
[0014]在一个实施例中，各所述电感为螺旋电感。
[0015]此结构，螺旋电感相对于分立绕线电感，具有成本低、更易集成、功耗小、噪声小等优点。通过增加线圈的厚度，可以减小电感的欧姆损耗，适合低频电感的优化设计。
[0016]在一个实施例中，各所述电感包括两个平行间隔设置的卷绕电极和连接两个所述卷绕电极的电极层；所述介质层中分别形成有容置各所述卷绕电极的第一孔位和容置各所
述电极层的第二孔位，各所述第一孔位与相应所述第二孔位连通；所述磁屏蔽层上分别设有供各所述卷绕电极伸入的开孔。
[0017]此结构，通过第一孔位可实现各卷绕电极位于介质层中的部分的丝印成型，通过第二孔位可实现各电极层的丝印成型，通过开孔可实现各卷绕电极伸入磁屏蔽层中的部分的丝印成型。
[0018]在一个实施例中，各所述卷绕电极包括螺旋电极和与所述螺旋电极的外端连接的连接电极，相邻两个所述螺旋电极的内端通过相应所述电极层连接。
[0019]此结构，第二孔位为垂直过孔，通过第二孔位中丝印形成的电极层可实现两个螺旋电极的连接。
[0020]在一个实施例中，各所述螺旋电极包括第一极片、与所述第一极片的一端垂直的第二极片、与所述第二极片远离所述第一极片的一端垂直并与所述第一极片平行的第三极片、与所述第三极片远离所述第二极片的一端垂直并与所述第二极片平行的第四极片、与所述第四极片远离所述第三极片的一端垂直并与所述第三极片平行的第五极片和与所述第五极片远离所述第四极片的一端垂直并与所述第四极片平行的第六极片，所述第六极片远离所述第五极片的一端设有相应所述连接电极。
[0021]此结构，通过将各螺旋电极设置为第一极片、第二极片、第三极片、第四极片、第五极片和第六极片，从而可实现螺旋状构型，绕卷成目标圈数。
[0022]在一个实施例中，各所述连接电极的宽度大于相应所述螺旋电极的宽度。
[0023]此结构，通过将各连接电极的宽度做大，便于各连接电极与外部器件的连接。
[0024]在一个实施例中，各所述电感为由银材料制成的导电体。
[0025]此结构，银电极具有电势稳定，电极结构牢固，温度滞后性小，可在高温下使用的优点。
[0026]在一个实施例中，所述介质层的中部形成有避让孔，所述避让孔中填充印刷有所述连接层。
[0027]此结构，各电感绕连接层卷绕设置，即连接层设于电感的内部，并通过磁屏蔽层实现对各电感的包覆，可从内外实现对各电感的包夹，进一步提高抑制辐射干扰的效果。
[0028]在一个实施例中，所述介质层为由低介电常数陶瓷材料制成的绝缘体。
[0029]此结构，低介电常数陶瓷材料能够降低基板与金属电极间的交互耦合损耗，缩短信号传播的延迟时间。
附图说明
[0030]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或示范性技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为本申请实施例提供的叠层片式共模电感器的立体结构示意图；
[0032]图2为图1的分解示意图；
[0033]图3为图2的透视图；
[0034]图4为本申请实施例提供的电感的立体结构示意图；
[0035]图5为本申请实施例提供的卷绕电极的立体结构示意图。
[0036]其中，图中各附图主要标记：
[0037]1、磁屏蔽层；11、中空槽部；12、开孔；
[0038]2、连接层；21、环形槽部；
[0039]3、介质层；31、第一孔位；32、第二孔位；33、避让孔；
[0040]4、电感；41、卷绕电极；411、螺旋电极；4111、第一极片；4112、第二极片；4113、第三极片；4114、第四极片；4115、第五极片；4116、第六极片；412、连接电极；42、电极层。
具体实施方式
[0041]为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0042]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
[0043]此外，术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有磁屏蔽结构的叠层片式共模电感器，其特征在于，包括：磁屏蔽层，所述磁屏蔽层的内部形成有中空槽部；连接层，设于所述中空槽部中，所述连接层的外壁与所述中空槽部的内壁之间间隔形成环形槽部，所述连接层的顶面和底面分别与所述磁屏蔽层连接；介质层，填充于所述环形槽部中；两个相对间隔设置的电感，各所述电感设于所述介质层中并卷绕所述连接层设置，各所述电感的两端分别伸出所述介质层并伸入所述磁屏蔽层中。2.如权利要求1所述的具有磁屏蔽结构的叠层片式共模电感器，其特征在于：所述磁屏蔽层和所述连接层为由铁氧体材料制成的导磁体。3.如权利要求1所述的具有磁屏蔽结构的叠层片式共模电感器，其特征在于：各所述电感为螺旋电感。4.如权利要求1所述的具有磁屏蔽结构的叠层片式共模电感器，其特征在于：各所述电感包括两个平行间隔设置的卷绕电极和连接两个所述卷绕电极的电极层；所述介质层中分别形成有容置各所述卷绕电极的第一孔位和容置各所述电极层的第二孔位，各所述第一孔位与相应所述第二孔位连通；所述磁屏蔽层上分别设有供各所述卷绕电极伸入的开孔。5.如权利要求4所述的具有磁屏蔽结构的叠层片式共模电感器，其特征在于：各所述卷绕电极包括螺旋电极和与所述螺旋电极的外端连接的连接电极，相邻两个所述螺旋电极的内端通过相应所述...

【专利技术属性】
技术研发人员：詹卓锐，魏云昊，肖倩，刘季超，徐鹏飞，王智会，
申请(专利权)人：深圳振华富电子有限公司，
类型：发明
国别省市：