用于快速系统启动的数据高速缓存技术方案

本申请涉及用于快速系统启动的数据高速缓存。存储器系统可创建地址的链接映射，所述链接映射也可称为混合页指针表。所述链接映射可包含与在启动程序期间接收到的命令相关联的逻辑地址，及其相关联的物理地址。所述链接映射还可包含与每一逻辑地址相关联的计数器以跟踪在连续启动程序期间所述逻辑地址被引用的频率。在连续启动程序中，可从所述链接映射中添加或移除地址，且可压缩依序地址。所述存储器装置可使用所述链接映射来预测在所述启动程序期间可存取哪些数据，且可基于所述预测将所述数据预传送到易失性存储器。测将所述数据预传送到易失性存储器。测将所述数据预传送到易失性存储器。

【技术实现步骤摘要】
用于快速系统启动的数据高速缓存
[0001]交叉引用
[0002]本专利申请主张巴索(Basso)等人于2021年12月22日提交的标题为“用于快速系统启动的数据高速缓存(DATA CACHING FOR FAST SYSTEM BOOT
‑
UP)”的第17/645,685号美国专利申请的优先权，所述美国专利申请转让给本受让人，且所述美国专利申请以引用的方式明确地并入本文中。


[0003]
涉及用于快速系统启动的数据高速缓存。

技术介绍

[0004]存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程到两种支持状态中的一种，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一者可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性地刷新，否则易失性存储器单元(例如，DRAM单元)可能随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

技术实现思路

[0006]描述一种设备。所述设备可包含：存储器系统；以及控制器，其与所述存储器系统耦合且经配置以使得所述设备：在链接映射中存储所述存储器系统中作为第一启动程序的部分被存取的逻辑地址序列；在所述链接映射中使与所述逻辑地址序列的第一逻辑地址相关联的第一计数器以及与所述逻辑地址序列的第二逻辑地址相关联的第二计数器递增，且作为所述第一启动程序的部分；作为在所述第一启动程序之后发生的第二启动程序的部分，至少部分地基于所述链接映射而将存储在所述第一逻辑地址处的第一信息和存储在所述第二逻辑地址处的第二信息从非易失性存储器装置传送到易失性存储器装置；接收存取所述第一逻辑地址的命令作为所述第二启动程序的部分；以及至少部分地基于接收到存取所述第一逻辑地址的所述命令而在所述链接映射中使所述第一计数器递增。
[0007]描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包含指
令的代码，所述指令在由电子装置的处理器执行时使得所述电子装置：在链接映射中存储存储器系统中作为第一启动程序的部分的逻辑地址序列；在所述链接映射中使与所述逻辑地址序列的第一逻辑地址相关联的第一计数器以及与所述逻辑地址序列的第二逻辑地址相关联的第二计数器递增，且作为所述第一启动程序的部分；因为在所述第一启动程序之后发生的第二启动程序的部分，至少部分地基于所述链接映射而将存储在所述第一逻辑地址处的第一信息和存储在所述第二逻辑地址处的第二信息从非易失性存储器装置传送到易失性存储器装置；接收存取所述第一逻辑地址的命令作为所述第二启动程序的部分；以及至少部分地基于接收到存取所述第一逻辑地址的所述命令而在所述链接映射中使所述第一计数器递增。
[0008]描述一种方法。所述方法可包含：在链接映射中存储存储器系统中作为第一启动程序的部分被存取的逻辑地址序列；在所述链接映射中使与所述逻辑地址序列的第一逻辑地址相关联的第一计数器以及与所述逻辑地址序列的第二逻辑地址相关联的第二计数器递增，且作为所述第一启动程序的部分；作为在所述第一启动程序之后发生的第二启动程序的部分，至少部分地基于所述链接映射而将存储在所述第一逻辑地址处的第一信息和存储在所述第二逻辑地址处的第二信息从非易失性存储器装置传送到易失性存储器装置；接收存取所述第一逻辑地址的命令作为所述第二启动程序的部分；以及至少部分地基于接收到存取所述第一逻辑地址的所述命令而在所述链接映射中使所述第一计数器递增。
附图说明
[0009]图1说明根据本文所公开的实例的支持用于快速系统启动的数据高速缓存的系统的实例。
[0010]图2说明根据本文所公开的实例的支持用于快速系统启动的数据高速缓存的映射的实例。
[0011]图3说明根据本文所公开的实例的支持用于快速系统启动的数据高速缓存的混合页指针表的实例。
[0012]图4说明根据本文所公开的实例的支持用于快速系统启动的数据高速缓存的过程流程的实例。
[0013]图5说明根据本文所公开的实例的支持用于快速系统启动的数据高速缓存的存储器系统的框图。
[0014]图6展示说明根据本文所公开的实例的支持用于快速系统启动的数据高速缓存的一或多种方法的流程图。
具体实施方式
[0015]电子装置(例如，智能手机、膝上型计算机)可包含采用诸如与非(NAND)装置之类的存储器装置的系统，所述存储器装置辅助系统所执行的一或多个服务。然而，在一些实例中，在为电子装置供电(例如，由于用户起始的通电)与电子装置的其它系统即将上线之间的延迟可至少部分地由于在启动程序期间来自NAND装置的时延而发生。因此，减少启动程序的持续时间(例如，通过减少与NAND装置相关联的时延)可减少从对系统供电到其它系统上线的时延。
[0016]本文中描述用于快速系统启动的数据高速缓存的系统、装置和技术。举例来说，本文中所描述的技术可使存储器系统能够减少存储器装置处的连续启动程序的持续时间。在启动程序期间，存储器系统可实施学习阶段，其可包含数据预提取阶段(例如，在接收命令之前的数据高速缓存)。举例来说，在学习阶段期间，存储器装置可创建地址的链接映射，其也可称为混合页指针表(MPT)。链接映射可包含与在启动程序期间接收到的命令相关联的逻辑块地址(LBA)，以及对应于每一LBA的物理块地址(PBA)。链接映射还可包含与每一LBA相关联的计数器以跟踪在启动程序期间LBA被引用的频率。在一些实例中，随着与每一LBA相关联的计数随时间变化，可从链接映射添加或移除LBA。在一些实例中，可在链接映射处压缩依序地址。在数据预提取期间，存储器装置可使用链接映射来预测可在启动程序期间(例如，基于链接映射)存取哪些PBA。通过在连续启动程序期间使用和更新链接映射，存储器系统可减少后续启动程序的时延且通过减少电子装置的总启动时间来改善用户的体验。
[0017]首先参考图1在系统、装置和电路的上下文中描述本公开的特征。参考图2到4在映射、MPT和过程流程的上下文中描述本公开的特征。本公开的这些和其它特征进一步参考图5和6在涉及用于快速系统启动的数据高速缓存的设备图和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器系统；以及控制器，其与所述存储器系统耦合且经配置以使得所述设备：在链接映射中存储所述存储器系统中作为第一启动程序的部分被存取的逻辑地址序列；在所述链接映射中使与所述逻辑地址序列的第一逻辑地址相关联的第一计数器以及与所述逻辑地址序列的第二逻辑地址相关联的第二计数器递增，且作为所述第一启动程序的部分；作为在所述第一启动程序之后发生的第二启动程序的部分，至少部分地基于所述链接映射将存储在所述第一逻辑地址处的第一信息和存储在所述第二逻辑地址处的第二信息从非易失性存储器装置传送到易失性存储器装置；接收存取所述第一逻辑地址的命令作为所述第二启动程序的部分；以及至少部分地基于接收到存取所述第一逻辑地址的所述命令而在所述链接映射中使所述第一计数器递增。2.根据权利要求1所述的设备，其中所述控制器进一步经配置以使得所述设备：接收存取第三逻辑地址的第二命令作为所述第二启动程序的部分；至少部分地基于接收到所述第二命令而将所述第三逻辑地址添加到所述链接映射；以及至少部分地基于接收到存取所述第三逻辑地址的所述第二命令而在所述链接映射中使与所述第三逻辑地址相关联的第三计数器递增。3.根据权利要求2所述的设备，其中所述控制器进一步经配置以使得所述设备：至少部分地基于将所述第三逻辑地址添加到所述逻辑地址序列而更新所述链接映射。4.根据权利要求2所述的设备，其中所述控制器进一步经配置以使得所述设备：确定依序对所述第二逻辑地址和所述第三逻辑地址编索引；以及基于依序对所述第二逻辑地址和所述第三逻辑地址编索引而压缩与所述第二逻辑地址和所述第三逻辑地址相关联的所述链接映射的一或多个条目。5.根据权利要求4所述的设备，其中压缩所述一或多个条目包括：在所述链接映射的专用部分中产生包括所述第一逻辑地址、所述第二逻辑地址和所述第三逻辑地址的信息的条目，所述条目包括用于存取操作的开始逻辑地址和依序编索引的逻辑地址的计数。6.根据权利要求1所述的设备，其进一步包括：多个计数器，其中所述多个计数器中的每一计数器与多个逻辑地址中的逻辑地址相关联。7.根据权利要求1所述的设备，其中所述控制器进一步经配置以使得所述设备：识别到所述第二逻辑地址未作为所述第二启动程序的部分被存取；以及至少部分地基于所述识别而使所述第二计数器递减。8.根据权利要求7所述的设备，其中所述控制器进一步经配置以：至少部分地基于使所述第二计数器递减而确定所述第二计数器满足阈值；以及至少部分地基于确定所述第二计数器满足所述阈值而从所述链接映射移除所述逻辑
地址序列的所述第二逻辑地址。9.根据权利要求7所述的设备，其中所述控制器进一步经配置以：至少部分地基于从所述逻辑地址序列移除所述第二逻辑地址而更新所述链接映射。10.根据权利要求1所述的设备，其中所述链接映射在所述存储器系统处存储在系统块页内。11.根据权利要求1所述的设备，其中所述链接映射进一步包括物理地址序列，每一物理地址与所述逻辑地址序列的逻辑地址相关联。12.根据权利要求1所述的设备，其中所述控制器进一步经配置以使得所述设备：至少部分地基于与所述第一启动程序和所述第二启动程序相关联的信息的大小，将逻辑地址的第二序列存储在第二链接映射中。13.一种存储包括指令的代码的非暂时性计算机可读媒体，所述指令在由电子装置的处理器执行时使得所述电子装置：在链接映射中存储存储器系统中作为第一启动程序的部分被存取的逻辑地址序列；在所述链接映射中使与所述逻辑地址序列的第一逻辑地址相关联的第一计数器以及与所述逻辑地址序列的第二逻辑地址相关联的第二计数器递增，且作为所述第一启动程序的部分；作为在所述第一启动程序之后发生的第二启动程序的部分，至少部分地基于所述链接映射将存储在所述第一逻辑地址处的第一信息和存储在所述第二逻辑地址处的第二信息从非易失性存储器装置传送到易失性存储器装置；接收存取所述第一逻辑地址的命令作为所述第二启动程序的部分；以及至少部分地基...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：