存储器流控制寄存器制造技术

描述的设备和方法涉及用于存储器系统的存储器流控制寄存器，其可支持非确定性协议。为了帮助管理系统中的存储器请求流，存储器装置可包含逻辑，例如硬件寄存器，其可存储指示可被所述存储器装置同时服务的存储器请求总数目的值。所述逻辑可由装置制造者在组装期间配置。所述制造者可基于组件和结构，确定所述系统的限值或能力，并且基于所述限值公开所述能力，包含QoS。当所述存储器装置连接到主机时，所述主机可读取所述值并且基于所述值限制发送到所述装置的存储器请求数目。因此，所述存储器流控制寄存器可改进经由互连件存取存储器装置时的时延和带宽。储器装置时的时延和带宽。储器装置时的时延和带宽。

【技术实现步骤摘要】
存储器流控制寄存器


[0001]本申请案涉及电子装置，且更特定来说，涉及存储器流控制寄存器。

技术介绍

[0002]计算机、智能手机和其它电子装置依赖于处理器和存储器。处理器基于数据执行代码以运行应用程序并将特征提供给用户。处理器从存储器获得代码和数据。电子装置中的存储器可包含易失性存储器(例如，随机存取存储器(RAM))和非易失性存储器(例如，快闪存储器)。类似于核心数目或处理器速度，可存取数据的速率和存取延迟也可影响电子装置的性能。
[0003]另外，对电子装置中的存储器的需求不断发展和增长。举例来说，由于制造者设计制造处理器更快速地执行代码，因此处理器受益于更快速地存取存储器中的数据。电子装置上的应用程序也可能在要求甚至更大存储器的甚至更大数据集上操作。

技术实现思路

[0004]本公开案的一方面提供一种方法，其包括：通过控制器发射对读取存储于存储器装置的至少一个寄存器中的一或多个值的请求，所述一或多个值指示能够被所述存储器装置服务的存储器请求数目；和通过所述控制器从所述存储器装置接收响应，所述响应包含所述一或多个值。
[0005]本公开案的另一方面提供一种方法，其包括：在存储器装置处接收对从所述存储器装置的至少一个寄存器读取一或多个值的请求，所述一或多个值指示能够被所述存储器装置服务的存储器请求数目；和通过所述存储器装置发射包含所述一或多个值的响应。
[0006]本公开案的另一方面提供一种设备，其包括：接口，其被配置成经由互连件耦合到存储器装置；和控制器，其耦合到所述接口，所述控制器被配置成：经由所述互连件发射对读取存储于所述存储器装置的至少一个寄存器中的一或多个值的请求，所述一或多个值指示能够被所述存储器装置服务的存储器请求数目；和经由所述互连件从所述存储器装置接收响应，所述响应包含所述一或多个值。
[0007]本公开案的另一方面提供一种设备，其包括：接口，其被配置成经由互连件耦合到主机装置；和至少一个寄存器，其被配置成：能够经由所述互连件被所述主机装置读取；和存储一或多个值，所述一或多个值指示能够被与所述设备相关联的存储器装置服务的存储器请求数目。
附图说明
[0008]本文参考以下图式描述用于操作存储器流控制寄存器或与存储器流控制寄存器互操作的设备和技术。在所有图式中使用相同标号指代相同特征和组件：
[0009]图1说明可实施存储器流控制寄存器的方面的实例设备；
[0010]图2说明可通过存储器装置实施存储器流控制寄存器的方面的实例计算系统；
[0011]图3说明可实施存储器流控制寄存器的方面的系统的实例，所述系统可包含经由互连件耦合在一起的主机装置和存储器装置；
[0012]图4说明可实施存储器流控制寄存器的方面的用于发起者和目标的控制器的实例，所述控制器可跨采用基于积分的协议的互连件通信；
[0013]图5说明可通过存储器装置实施存储器流控制寄存器的方面的另一计算系统的实例；
[0014]图6说明用于实施存储器流控制寄存器的方面的实例过程的流程图；和
[0015]图7说明实施存储器流控制寄存器的方面的另一实例过程的流程图。
具体实施方式
[0016]概述
[0017]处理器与存储器协同工作以在计算机和其它电子装置(包含智能手机)上提供特征。随着处理器和存储器更快速地协同操作，电子装置通常可提供增强特征，例如高分辨率图形和人工智能。一些应用程序，如用于人工智能和虚拟
‑
现实图形的那些应用程序所需的存储器量不断增加。处理器的进步往往会超过处理器和存储器之间的连接的进步速度。另外，由于数据和带宽密集型应用程序的发展仍在继续，因此制造者寻求改进的链路和机制，以改进与存取位于经连接装置上的存储器相关联的带宽和时延。
[0018]处理器和存储器可固定到印刷电路板(PCB)，例如主板。PCB可包含用于接受至少一个处理器和一或多个存储器的插座以及实现两个或更多个组件之间通信的各种布线基础设施。然而，PCB为插座和布线基础设施提供的区域是有限的。一些PCB包含被塑形成线性插槽并且被设计成接受多个双列直插式存储器模块(DIMM)的插座。这些插座可被DIMM完全占用，而处理器仍能够利用更多存储器。在这类情形下，如果更多存储器可用，那么系统可具有改进的性能。
[0019]印刷电路板还可包含至少一个外围组件互连(PCI)高速(PCI)(PCIe)插槽。PCIe经设计以提供用于可耦合到PCB的各种类型的组件的共同接口。与一些早期标准相比，PCIe可在PCB上提供较高速率的数据传送或较小占用面积，包含较大速度和较小大小两者。PCIe链路能够相比于早期标准以增大的速度互连处理器和外围存储器装置。因此，一些PCB使处理器能够存取经由PCIe插槽连接到PCB的存储器装置。
[0020]然而，PCIe链路在具有大的共享存储器池和需要高带宽和低时延的装置的环境中具有局限性。举例来说，PCIe链路并不指定支持一致性的机制，且通常无法有效管理孤立的存储器池。另外，PCIe链路的时延可能过高而无法跨系统内的多个装置有效地管理共享存储器存取。因此，仅使用PCIe协议存取存储器可能不按需要提供尽可能多的功能性、灵活性或可靠性。
[0021]在这类情况下，另一协议可层覆在PCIe协议顶部。另一较高层级协议的实例是计算高速链路(CXL)协议。CXL协议可在由PCIe协议控管的物理层上实施。CXL协议的目标是用于处理器和存储器装置(例如，加速器、存储器扩展器)的密集型工作负载，其中需要处理器与存储器之间的一致的高效存储器存取或交互。CXL协议通过提供利用PCIe 5.0物理层和电气件的接口来解决PCIe链路的一些限制，同时提供用于存储器存取的较低时延路径以及处理器和存储器装置之间的一致高速缓存。这提供主机装置(例如，处理器、CPU、SoC)与存
储器装置(例如，加速器、存储器扩展器、存储器缓冲器、智能输入/输出(I/O)装置)之间的高带宽、低时延连接性。CXL协议还通过支持具有人工智能、机器学习、通信系统和其它高性能计算中的潜在应用程序的异构处理和存储器系统来解决日益增长的高性能计算工作负载。
[0022]各种电子装置(例如，具有芯片上系统(SoC)的移动电话或具有几十个处理单元的云计算服务器)可采用经由基于CXL的互连件(在本文中可被称为“CXL链路”)耦合到处理器的存储器。为了清楚起见，考虑具有经由CXL链路耦合到另一装置(例如，存储器扩展器，或另一装置，包含1型、2型和3型CXL装置)的主机装置的设备。主机装置可包含耦合到互连件的处理器和控制器(例如，主机侧控制器)。另一装置(在本文中有时称为存储器装置)可包含耦合到互连件和一或多个存储器阵列以将信息存储于SRAM、DRAM、快闪存储器等中的的另一控制器(例如，存储器侧控制器)。
[0023]在操作期间，主机侧控制器经由互连件将存储器请求发到存储器侧控制器。存储器请求可以是或包含读取请求或写入请求。存储器侧控制器接收本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，其包括：通过控制器发射对读取存储于存储器装置的至少一个寄存器中的一或多个值的请求，所述一或多个值指示能够被所述存储器装置服务的存储器请求数目；和通过所述控制器从所述存储器装置接收响应，所述响应包含所述一或多个值。2.根据权利要求1所述的方法，其另外包括：基于所述一或多个值控制所述存储器装置中未完成的存储器请求数量。3.根据权利要求1所述的方法，其另外包括：控制所述存储器装置中未完成的存储器请求数量以阻止所述存储器装置中未完成的所述存储器请求数量超过所述一或多个值指示的所述存储器请求数目。4.根据权利要求1所述的方法，其另外包括：在其中所述控制器在基于积分的流控制系统下操作的时段期间，控制所述存储器装置中未完成的存储器请求数量以阻止所述存储器装置中未完成的所述存储器请求数量超过所述一或多个值指示的所述存储器请求数目，所述基于积分的流控制系统指示一或多个积分可用于允许所述控制器将存储器请求发射给所述存储器装置。5.根据权利要求1所述的方法，其另外包括：通过所述控制器使用所述一或多个值将所述存储器装置中未完成的存储器请求数量与能够被所述存储器装置服务的所述存储器请求数目进行比较；和响应于所述存储器装置中未完成的所述存储器请求数量小于能够被所述存储器装置服务的所述存储器请求数目而将存储器请求发射给所述存储器装置。6.根据权利要求1所述的方法，其另外包括：通过所述控制器使用所述一或多个值将所述存储器装置中未完成的存储器请求数量与能够被所述存储器装置服务的所述存储器请求数目进行比较；和响应于所述存储器装置中未完成的所述存储器请求数量大于或等于能够被所述存储器装置服务的所述存储器请求数目而停止将存储器请求发射给所述存储器装置。7.根据权利要求1所述的方法，其另外包括：通过所述控制器在初始化操作期间读取存储于所述存储器装置的所述至少一个寄存器中的所述一或多个值。8.根据权利要求7所述的方法，其中所述初始化操作对以下各项中的至少一个作出响应：所述存储器装置通电；或所述存储器装置连接到所述控制器或与所述控制器相关联的装置。9.根据权利要求1所述的方法，其中指示能够被所述存储器装置服务的所述存储器请求数目的所述一或多个值包括以下各项中的至少一个：指示可能未完成的写入请求和读取请求总体组合数目的至少一个值；指示可能未完成的写入请求数目和可能未完成的所述写入请求和读取请求总体组合数目的至少两个值；指示可能未完成的读取请求数目和可能未完成的所述写入请求和读取请求总体组合数目的至少两个值；或指示可能未完成的所述写入请求数目和可能未完成的所述读取请求数目的至少两个
值。10.根据权利要求1所述的方法，其中：所述存储器装置包括计算高速链路CXL装置；且所述至少一个寄存器包括映射到所述CXL装置的CXL装置配置空间的一或多个寄存器。11.根据权利要求10所述的方法，其中所述CXL装置包括1型CXL装置、2型CXL装置或3型CXL装置。12.根据权利要求10所述的方法，其中映射到所述CXL装置配置空间的所述一或多个寄存器包括以下各项中的至少一个：第一寄存器，其包含指示可能未完成的写入请求和读取请求总体组合数目的至少一个值；第二寄存器，其包含指示可能未完成的写入请求数目的至少一个值；或第三寄存器，其包含指示可能未完成的读取请求数目的至少一个值。13.根据权利要求1所述的方法，其中所述控制器包括计算高速链路CXL控制器。14.一种方法，其包括：在存储器装置处接收对从所述存储器装置的至少一个寄存器读取一或多个值的请求，所述一或多个值指示能够被所述存储器装置服务的存储器请求数目；和通过所述存储器装置发射包含所述一或多个值的响应。15.根据权利要求14所述的方法，其中指示能够被所述存储器装置服务的所述存储器请求数目的所述一或多个值包括以下各项中的至少一个：指示可能未完成的写入请求和读取请求总体组合数目的至少一个值；指示可能未完成的写入请求数目和可能未完成的所述写入请求和读取请求总体组合数目的至少两个值；指示可能未完成的读取请求数目和可能未完成的所述写入请求和读取请求总体组合数目的至少两个值；或指示可能未完成的所述写入请求数目和可能未完成的所述读取请求数目的至少两个值。16.根据权利要求14所述的方法，其中：所述存储器装置包括计算高速链路CXL装置；且所述至少一个寄存器包括映射到所述CXL装置的CXL装置配置空间的一或多个寄存器。17.根据权利要求16所述的方法，其中所述CXL装置包括1型CXL装置、2型CXL装置或3型CXL装置。18.根据权利要求16所述的方法，其中映射到所述CXL装置的所述CXL装置配置空间的所述一或多个寄存器包括以下各项中的至少一个：第一寄存器，其包含指示可能未完成的写入请求和读取请求总体组合数目的至少一个值；第二寄存器，其包含指示可能未完成的写入请求数目的至少一个值；或第三寄存器，其...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：