存储器系统处的灵活信息压缩技术方案

本申请涉及存储器系统处的灵活信息压缩。举例来说，存储器系统可压缩改变日志中的信息以减小易失性存储器与非易失性存储器之间的一或多个映射的转移的频率。所述存储器系统可通过将与一系列依序索引的地址相关联的信息存储在所述改变日志中的一对条目处来压缩与那些地址相关联的所述信息。所述存储器系统可另外在与识别依序索引的地址且产生经压缩条目相关联的第一操作模式与同针对在命令中接收到的每一地址产生所述改变日志的条目相关联的第二操作模式之间切换。联的第二操作模式之间切换。联的第二操作模式之间切换。

【技术实现步骤摘要】
存储器系统处的灵活信息压缩
[0001]交叉引用
[0002]本专利申请要求由刘(LIU)等人于2021年12月22日申请的标题为“存储器系统处的灵活信息压缩(FLEXIBLE INFORMATION COMPRESSION AT A MEMORY SYSTEM)”的美国专利申请第17/645,686号的优先权，所述专利申请转让给其受让人且以引用的方式明确并入本文中。


[0003]本
涉及存储器系统处的灵活信息压缩。

技术介绍

[0004]存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为通常对应于逻辑1或逻辑0的两个支持状态中的一个。在一些实例中，单个存储器单元可支持多于两个可能状态，存储器单元可存储所述多于两个可能状态中的任一个。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可为易失性的或非易失性的。除非由外部电源周期性地刷新，否则易失性存储器单元(例如，DRAM单元)可能随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

技术实现思路

[0006]描述一种设备。设备可包含存储器系统；以及控制器，其与存储器系统耦合且被配置成使得设备：接收用于存取与存储器系统相关联的第一逻辑地址的第一命令；产生具有与第一命令相关联的第一信息的改变日志的第一条目，改变日志与存储器系统的逻辑地址与物理地址之间的映射相关联；接收用于存取与存储器系统相关联的第二逻辑地址的第二命令，第二逻辑地址用与第一命令相关联的第一逻辑地址依序索引；用指示第一逻辑地址用第二逻辑地址依序索引的第一旗标更新改变日志的第一条目；以及产生具有与第二命令相关联的第二信息的改变日志的第二条目，第二条目包括指示第二逻辑地址用第一逻辑地址依序索引的第二旗标。
[0007]描述一种非暂时性计算机可读媒体。非暂时性计算机可读媒体可存储包含指令的代码，所述指令在由电子装置的处理器实行时使得电子装置：接收用于存取与存储器系统
相关联的第一逻辑地址的第一命令；产生具有与第一命令相关联的第一信息的改变日志的第一条目，改变日志与存储器系统的逻辑地址与物理地址之间的映射相关联；接收用于存取与存储器系统相关联的第二逻辑地址的第二命令，其中第二逻辑地址用与第一命令相关联的第一逻辑地址依序索引；用指示第一逻辑地址用第二逻辑地址依序索引的第一旗标更新改变日志的第一条目；以及产生具有与第二命令相关联的第二信息的改变日志的第二条目，第二条目包括指示第二逻辑地址用第一逻辑地址依序索引的第二旗标。
[0008]描述一种方法。方法可包含接收用于存取与存储器系统相关联的第一逻辑地址的第一命令；产生具有与第一命令相关联的第一信息的改变日志的第一条目，改变日志与存储器系统的逻辑地址与物理地址之间的映射相关联；接收用于存取与存储器系统相关联的第二逻辑地址的第二命令，其中第二逻辑地址用与第一命令相关联的第一逻辑地址依序索引；用指示第一逻辑地址用第二逻辑地址依序索引的第一旗标更新改变日志的第一条目；以及产生具有与第二命令相关联的第二信息的改变日志的第二条目，第二条目包括指示第二逻辑地址用第一逻辑地址依序索引的第二旗标。
附图说明
[0009]图1说明根据如本文中所公开的实例的支持存储器系统处的灵活信息压缩的系统的实例。
[0010]图2A说明根据如本文中所公开的实例的支持存储器系统处的灵活信息压缩的改变日志的实例。
[0011]图2B说明根据如本文中所公开的实例的支持存储器系统处的灵活信息压缩的改变日志压缩方案的实例。
[0012]图3说明根据如本文中所公开的实例的支持存储器系统处的灵活信息压缩的过程流程的实例。
[0013]图4展示根据如本文中所公开的实例的支持存储器系统处的灵活信息压缩的存储器系统的框图。
[0014]图5展示说明根据如本文中所公开的实例的支持存储器系统处的灵活信息压缩的一或多种方法的流程图。
具体实施方式
[0015]存储器系统的存储器装置可将数据存储在物理地址处。举例来说，存储器系统可接收指示存储器系统将在一或多个存储器装置中写入的数据的写入命令。在一些实例中，存储器系统的主机装置可使用逻辑地址作为存取存储器的物理位置的参考。举例来说，写入命令可包含与数据相关联的逻辑地址(由主机系统发布)，所述逻辑地址可不同于用于存储数据的物理地址(由存储器系统发布)。在一些实例中，存储器装置内的数据的物理或逻辑位置可由于存储器装置适应额外数据的写入、由存储器装置执行的维护操作或出于其它原因而随时间推移而改变。在一些实例中，存储器装置可包含物理页表(PPT)以管理逻辑地址与物理地址之间的映射。举例来说，PPT可为逻辑到物理(L2P)映射或表的实例。存储器系统还可使用页有效性表(PVT)来指示哪些物理地址(例如，页)当前正存储有效信息。
[0016]在一些实例中，PPT可存储在非易失性存储器(例如，NAND)中，但为了更新或改变
PPT，PPT的部分可转移到易失性存储器。在一些情况下，改变日志可存储在易失性存储器中。改变日志可记录对PPT的改变(例如，基于命令)，使得可更高效地分组和处置对PPT的改变。为了使逻辑地址与物理地址之间的映射保持最新，存储器装置可将更新信息从易失性存储器中的暂时性存储装置周期性地转移到非易失性存储(例如，NAND)中的PPT。举例来说，如果主机装置发送写入命令，则存储器装置可分配与命令相关联的物理地址且可通过将更新信息转移到PPT来更新相关信息。在一些实例中，将信息转移到PPT可与时延相关联且可影响存储器系统处的性能。在一些实例中，为了减少更新的数量，存储器系统可在易失性存储器中包含改变日志，其可记录对PPT中的信息的更新，使得存储器装置可同时或以分组间隔将改变日志中的更新后的信息转移到PPT。在一些实例中，可存在与PPT相关联的改变日志(例如，PPT改变日志)和与PVT相关联的改变日志(例如，PVT改变日志)。然而，改变日志的大小可由存储器装置处的SRAM大小限制，并且因此存储器装置可仍执行易失性存储器装置(例如，SRAM)与非易失性存储器装置(例如，NAND)之间的信息的频繁转移。
[0017]因此，如本文中所描述的技术提供具有可在改本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器系统；以及控制器，其与所述存储器系统耦合且被配置成使得所述设备：接收用于存取与所述存储器系统相关联的第一逻辑地址的第一命令；产生具有与所述第一命令相关联的第一信息的改变日志的第一条目，所述改变日志与所述存储器系统的逻辑地址与物理地址之间的映射相关联；接收用于存取与所述存储器系统相关联的第二逻辑地址的第二命令，所述第二逻辑地址用与所述第一命令相关联的所述第一逻辑地址依序索引；用指示所述第一逻辑地址用所述第二逻辑地址依序索引的第一旗标更新所述改变日志的所述第一条目；以及产生具有与所述第二命令相关联的第二信息的所述改变日志的第二条目，所述第二条目包括指示所述第二逻辑地址用所述第一逻辑地址依序索引的第二旗标。2.根据权利要求1所述的设备，其中所述控制器进一步被配置成使得所述设备：接收用于存取与所述存储器系统相关联的第三逻辑地址的第三命令，其中所述第三逻辑地址用所述第一逻辑地址和所述第二逻辑地址依序索引；以及用与所述第三命令相关联的第三信息更新所述改变日志的所述第二条目，所述第二条目包括指示所述第三逻辑地址用所述第一逻辑地址和所述第二逻辑地址依序索引的所述第二旗标。3.根据权利要求2所述的设备，其中所述第一逻辑地址和所述第三逻辑地址包括一对依序逻辑地址。4.根据权利要求1所述的设备，其中所述控制器进一步被配置成使得所述设备：接收用于存取与所述存储器系统相关联的第三逻辑地址的第三命令，其中所述第三逻辑地址用所述第一逻辑地址和所述第二逻辑地址非依序索引；以及产生具有与所述第三命令相关联的第三信息的所述改变日志的第三条目，所述第三条目包括指示所述第三逻辑地址用所述第二逻辑地址非依序索引的第三旗标。5.根据权利要求4所述的设备，其中所述控制器进一步被配置成使得所述设备：至少部分地基于所述第三逻辑地址用所述第一逻辑地址和所述第二逻辑地址非依序索引而递增与识别依序索引的地址相关联的计数器。6.根据权利要求5所述的设备，其中所述控制器进一步被配置成使得所述设备：确定所述计数器的值满足阈值；以及至少部分地基于所述计数器的所述值满足所述阈值而将所述存储器系统从在第一模式中操作转移到在第二模式中操作，所述第一模式与识别依序索引的地址且在所述改变日志中产生经压缩条目相关联，并且所述第二模式与针对在命令中接收到的每一地址产生所述改变日志的条目相关联。7.根据权利要求6所述的设备，其中所述控制器进一步被配置成使得所述设备：接收用于存取与所述存储器系统相关联的第四逻辑地址的第四命令；当在所述第二模式中操作时，产生具有与所述第四命令相关联的第四信息的所述改变日志的第四条目；接收用于存取与所述存储器系统相关联的第五逻辑地址的第五命令，其中所述第五逻
辑地址用所述第四逻辑地址依序索引；至少部分地基于所述第五逻辑地址用所述第四逻辑地址依序索引而将所述存储器系统从在所述第二模式中操作转移到在所述第一模式中操作；用指示所述第四逻辑地址用所述第五逻辑地址依序索引的第四旗标更新所述改变日志的所述第四条目；以及产生具有与所述第五命令相关联的第五信息的所述改变日志的第五条目，所述第五条目包括指示所述第五逻辑地址用所述第四逻辑地址依序索引的第五旗标。8.根据权利要求6所述的设备，其中所述控制器进一步被配置成使得所述设备：识别包含依序索引的逻辑地址的一对命令；以及至少部分地基于所述识别而将所述存储器系统从在所述第二模式中操作转移到在所述第一模式中操作。9.根据权利要求1所述的设备，其中所述改变日志的每一条目包括逻辑块地址和物理块地址，所述逻辑块地址和所述物理块地址各自与用于存取所述存储器系统的同一命令相关联。10.根据权利要求1所述的设备，其中所述控制器进一步被配置成使得所述设备：确定与所述改变日志相关联的缓冲器为满的；以及至少部分地基于确定所述缓冲器为满的而在所述存储器系统处将所述改变日志中的所述第一信息和所述第二信息从第一类型的存储器装置转移到第二类型的存储器装置。11.根据权利要求10所述的设备，其中：所述第一类型的存储器装置包括静态随机存取存储器(SRAM)；并且所述第二类型的存储器装置包括与非(NAND)存储器。12.根据权利要求1所述的设备，其中所述控制器进一步被配置成使得所述设备：接收同步高速缓存命令；以及至少部分地基于接收到所述同步高速缓存命令而将所述改变日志中的所述第一信息和所述第二信息从SRAM存储器装置转移到NAND存储器装置。13.一种存储包括指令的代码的非暂时性计算机可读媒体，所述指令在由电子装置的处理器实行时使得所述电子装置：接收用于存取与存储器系统相关联的第一逻辑地址的第一命令；产生具有与所述第一命令相关联的第一信息的改变日志的第一条目，所述改变日志与所述存储器系统的逻辑地址与物理地址之间的映射相关联；接收用于存取与所述存储器系统相关联的第二逻辑地址的第二命令，其中所述第二逻辑地址用与所述第一命令相关联的所述第一逻辑地址依序索引；用指示所述第一逻辑地址用所述第二逻辑地址依序索引的第一旗标更新所述改变日志的所述第一条目；以及产生具有与所述第二命令相关联的第二信息的所述改变日志的第二条目，所述第二条目包括指示所述第二逻辑地址用所述第一逻辑...

【专利技术属性】
技术研发人员：刘颜铭，杨真真，孙以恒，王军军，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：