具有两级预测机制的低功耗分支目标缓冲器及设计方法技术

本发明专利技术公开了具有两级预测机制的低功耗分支目标缓冲器，涉及处理器技术领域。包括串行连接的M

【技术实现步骤摘要】
具有两级预测机制的低功耗分支目标缓冲器及设计方法


[0001]本专利技术涉处理器
，特别是具有两级预测机制的低功耗分支目标缓冲器及设计方法。

技术介绍

[0002]处理器设计是对计算机中包含的关键组件进行设计的工程任务。分支预测模块是处理器核中关键的模块之一。分支预测的性能决定了处理器是否能够连续获取到指令地址，来进行取指。
[0003]BTB(分支目标缓冲器)是分支预测模块中核心部件之一，对于处理器分支预测性能至关重要。BTB中包含当前指令地址，目标指令地址，以及指令类型。当前指令地址，访问BTB结构，如果指令地址发生命中，则认为该指令是分支指令，并将存储的目标指令地址输出。否则，则认为当前指令地址未发生命中。
[0004]随着程序的复杂度提高，使得处理器性能需求也逐渐提升。为了满足更加繁杂程序的执行需求，BTB结构的容量也在逐渐扩大，导致BTB模块的查询功耗升高。据先前统计得知，BTB能耗占整个处理器能耗的7.4％。

技术实现思路

[0005]本专利技术的目的在于：提出具有两级预测机制的低功耗分支目标缓本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.具有两级预测机制的低功耗分支目标缓冲器，其特征在于，包括串行连接的M
‑
BTB模块、V
‑
BTB模块和决策模块，所述M
‑
BTB模块包括串行连接M
‑
BTB预测机制和M
‑
BTB结构，M
‑
BTB结构包括4个Bank，输入的当前指令地址通过M
‑
BTB预测机制来预测目标指令地址在M
‑
BTB结构中存储潜在的Bank，当前指令地址访问该Bank；所述V
‑
BTB模块包括V
‑
BTB预测机制和V
‑
BTB结构，所述V
‑
BTB结构包括4个Way，输入的当前指令地址通过V
‑
BTB预测机制来预测目标指令地址在V
‑
BTB结构中存储潜在的Way，当前指令地址访问该Way；决策模块，对M
‑
BTB模块输出的目标指令地址和V
‑
BTB模块的目标指令地址进行校验。2.根据权利要求1所述的具有两级预测机制的低功耗分支目标缓冲器，其特征在于，所述M
‑
BTB预测机制包含二四译码器，二四译码器对M
‑
BTB结构中的当前指令地址、目标指令地址的2位进行译码得到相应的Bank，并且存储到相应的Bank，将输入的当前指令地址的2位通过二四译码器进行译码，得到目标指令地址存储潜在的Bank，输入的当前指令地址访问该Bank。3.根据权利要求2所述的具有两级预测机制的低功耗分支目标缓冲器，其特征在于，所述M
‑
BTB结构与是一个40个entry的全相联结构，分为4个Bank，每个Bank包含10个entry。4.根据权利要求1所述的具有两级预测机制的低功耗分支目标缓冲器，其特征在于，所述V
‑
BTB预测机制包含Partial Tag表，Partial Tag表包含2K个表项，单个表项的长度为32位，分为A，B，C，D，分别对应4个Way的当前指令地址，4个Way的当前指令地址，选择其中8位，映射到Partial Tag中的A，B，C，D；Partial Tag表与V
‑
BTB中的4个Way依次对应，将输入的当前指令地址8位与该Partial Tag表进行匹配，选择匹配到的Way进行访问；V
‑
BTB包含8K个entry，分为4个Way，每个Way包含2K个entry。5.具有两级预测机制的低功耗分支目标缓冲器的设计方法，其特征在于，包括以下步骤：步骤S1，输入当前指令地址，访问M
‑
BTB模块，根据M
‑
BTB预测机制的预测结果，访问M
‑
BTB结构，如果输入的当前指令地址命中M
‑
BTB结构，则进行步骤S2，如没有命中M
‑
BTB结构，则进行步骤S3；步骤S2，确定输入的当前指令为分支指令，M
‑
BTB结构输出目标指令地址PC1，并与决策模块输出的目标指令地址PC3对比，若PC3与PC1相同，则M
‑
BTB模块...

【专利技术属性】
技术研发人员：年嘉伟，刘鸿瑾，梁宗南，杨孟飞，张绍林，高鑫，高嘉轩，杨一楠，
申请(专利权)人：北京轩宇空间科技有限公司，
类型：发明
国别省市：