处理器、集成电路芯片、指令处理方法、电子设备和介质技术

技术编号:37851616 阅读:13 留言:0更新日期:2023-06-14 22:42
本公开提供了一种处理器、集成电路芯片、指令处理方法、电子设备、存储介质以及程序产品,涉及计算机技术领域,尤其涉及芯片技术领域和处理器技术领域。具体实现方案为:处理器包括:多个协处理器;至少一个处理器核,配置为生成多个第一指令和多个第二指令;以及指令调度单元,配置为将多个第一指令依次发送给多个协处理器,并在确定至少一个目标第一指令被执行完成的情况下,将目标第二指令发送给目标协处理器;其中,至少一个目标第一指令为多个第一指令中被优先执行的至少一个第一指令,目标第二指令为多个第二指令中被优先执行的第二指令,目标协处理器为执行至少一个目标第一指令的协处理器。令的协处理器。令的协处理器。

【技术实现步骤摘要】
处理器、集成电路芯片、指令处理方法、电子设备和介质


[0001]本公开涉及计算机
,尤其涉及芯片
和处理器


技术介绍

[0002]由于同一程序包括的多个指令之间存在依赖关系,处理器中用于处理多个指令的多个协处理器之间的操作也会相应地具有依赖关系。
[0003]在面对待处理的多个程序时,为了避免这种依赖关系被破坏,在确定前一个程序被协处理器处理完成时,才可以开始处理下一个的程序。但这导致协处理器的利用率下降。

技术实现思路

[0004]本公开提供了一种处理器、集成电路芯片、指令处理方法、电子设备、存储介质以及程序产品。
[0005]根据本公开的一方面,提供了一种处理器,包括:多个协处理器;至少一个处理器核,配置为生成多个第一指令和多个第二指令;以及指令调度单元,配置为将多个第一指令依次发送给多个协处理器,并在确定至少一个目标第一指令被执行完成的情况下,将目标第二指令发送给目标协处理器;其中,至少一个目标第一指令为多个第一指令中被优先执行的至少一个第一指令,目标第二指令为多个第二指令中被优先执行的第二指令,目标协处理器为执行至少一个目标第一指令的协处理器。
[0006]根据本公开的另一方面,提供了一种集成电路芯片,包括:本公开实施例所示的处理器。
[0007]根据本公开的另一方面,提供了一种指令处理方法,包括:生成多个第一指令和多个第二指令;将多个第一指令依次发送给多个协处理器;以及在确定至少一个目标第一指令被执行完成的情况下,将目标第二指令发送给目标协处理器;其中,至少一个目标第一指令为多个第一指令中被优先执行的至少一个第一指令,目标第二指令为多个第二指令中被优先执行的第二指令,目标协处理器为执行至少一个目标第一指令的协处理器。
[0008]根据本公开的另一个方面,提供了一种电子设备,包括:至少一个处理器;以及与至少一个处理器通信连接的存储器;其中,存储器存储有可被至少一个处理器执行的指令,指令被至少一个处理器执行,以使至少一个处理器能够执行本公开实施例所示的方法。
[0009]根据本公开实施例的另一方面,提供了一种存储有计算机指令的非瞬时计算机可读存储介质,其中,计算机指令用于使计算机执行本公开实施例所示的方法。
[0010]根据本公开实施例的另一方面,提供了一种计算机程序产品,包括计算机程序/指令,其特征在于,该计算机程序/指令被处理器执行时实现本公开实施例所示方法的步骤。
[0011]应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0012]附图用于更好地理解本方案,不构成对本公开的限定。其中:
[0013]图1示意性示出了根据本公开实施例的处理器的结构示意图;
[0014]图2示意性示出了根据本公开另一实施例的处理器的结构示意图;
[0015]图3示意性示出了一种示例的指令执行过程的示意图;
[0016]图4A示意性示出了根据本公开实施例的指令调度过程的示意图;
[0017]图4B示意性示出了根据本公开实施例的指令执行过程的示意图;
[0018]图5A示意性示出了根据本公开另一实施例的指令调度过程的示意
[0019]图
[0020]图5B示意性示出了根据本公开另一实施例的指令执行过程的示意图;
[0021]图6示意性示出了根据本公开实施例的集成电路芯片的结构示意图;
[0022]图7示意性示出了根据本公开实施例的指令处理方法的流程图;以及
[0023]图8示意性示出了可以用来实施本公开的实施例的示例电子设备的框图。
具体实施方式
[0024]以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
[0025]本公开提供了一种处理器包括:多个协处理器;至少一个处理器核,配置为生成多个第一指令和多个第二指令;以及指令调度单元,配置为将多个第一指令依次发送给多个协处理器,并在确定至少一个目标第一指令被执行完成的情况下,将目标第二指令发送给目标协处理器;其中,至少一个目标第一指令为多个第一指令中被优先执行的至少一个第一指令,目标第二指令为多个第二指令中被优先执行的第二指令,目标协处理器为执行至少一个目标第一指令的协处理器。
[0026]本公开的技术方案中,所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理,均符合相关法律法规的规定,且不违背公序良俗。
[0027]在本公开的技术方案中,在获取或采集用户个人信息之前,均获取了用户的授权或同意。
[0028]以下将结合图1对处理器的结构进行描述。
[0029]图1示意性示出了根据本公开实施例的处理器的结构示意图。
[0030]如图1所示,处理器100包括多个协处理器110、至少一个处理器核120和指令调度单元130。多个协处理器110包括协处理器110_1、协处理器110_2和协处理器110_3。在本公开的实施例中,图1示出的多个协处理器110包括的协处理器的数量和至少一个处理器核120包括的处理器核的数量均为示意性说明。
[0031]例如,处理器100可以为异构处理器,多个协处理器110和处理器核120形成异构处理器。
[0032]例如,多个协处理器120可以分别协助主处理器处理特定任务,多个协处理器120之间可以使用特定的地址空间实现数据交换。
[0033]例如,至少一个处理器120可以为中央处理器(Central Processing Unit,CPU)或微控制单元(Micro controller Unit,MCU)。至少一个处理器核120可以形成处理器100的主处理器。在至少一个处理器核120包括一个处理器核的情况下,处理器100的主处理器为单核处理器。在至少一个处理器核120包括多个处理器核的情况下,处理器100的主处理器为多核处理器。主处理器可以调用协处理器,使协处理器协助处理特定任务。
[0034]根据本公开的实施例,至少一个处理器核120生成多个第一指令和多个第二指令。例如,多个第一指令可以为第一程序的多个指令,多个第二指令可以为第二程序的多个指令,第一程序和第二程序可以为相互独立的两个程序。例如,第一程序和第二程序可以分别为两个计算任务,两个计算任务之间相互独立。
[0035]例如,至少一个处理器核120可以基于第一计算请求,生成第一程序,第一程序包括多个第一指令。至少一个处理器核120还可以基于第二计算请求,生成第二程序,第二程序包括多个第二指令。在确定至少一个处理器核120包括多个处理器核的情况下,多个处理器核可以基于本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种处理器,包括:多个协处理器;至少一个处理器核,配置为生成多个第一指令和多个第二指令;以及指令调度单元,配置为将所述多个第一指令依次发送给所述多个协处理器,并在确定至少一个目标第一指令被执行完成的情况下,将目标第二指令发送给目标协处理器;其中,所述至少一个目标第一指令为所述多个第一指令中被优先执行的至少一个第一指令,所述目标第二指令为所述多个第二指令中被优先执行的第二指令,所述目标协处理器为执行所述至少一个目标第一指令的协处理器。2.根据权利要求1所述的处理器,其中,所述指令调度单元还配置为:在确定所述至少一个目标第一指令被执行完成的情况下,获取与后序指令相关的第一访存地址和与所述目标第二指令的相关的第二访存地址,所述后序指令为所述多个第一指令中所述至少一个目标第一指令的至少一个后序第一指令;以及在确定所述第一访存地址和所述第二访存地址不相同的情况下,将所述目标第二指令发送给所述目标协处理器。3.根据权利要求2所述的处理器,其中,所述指令调度单元还配置为:在确定所述第一访存地址与所述第二访存地址存在相同地址的情况下,修改所述第二访存地址,使所述第二访存地址与所述第一访存地址不相同。4.根据权利要求1所述的处理器,其中,所述指令调度单元包括:至少一个缓存器,配置为分别存储来自所述至少一个处理器核的所述多个第一指令和所述多个第二指令;以及预取单元,配置为:根据所述多个第一指令的执行顺序,将所述至少一个缓存器中的所述多个第一指令依次发送给所述多个协处理器中对应的协处理器;获取所述多个协处理器中所述多个第一指令的执行状态;以及根据所述执行状态,在确定所述至少一个目标第一指令被所述目标协处理器执行完成的情况下,将所述目标第二指令发送给所述目标协处理器。5.根据权利要求4所述的处理器,其中,所述至少一个处理器核还配置为:在确定所述多个第一指令均被写入所述至少一个缓存器的情况下,生成所述多个第二指令;以及将所述多个第二指令写入所述至少一个缓存器。6.根据权利要求1所述的处理器,还包括:内存,配置为存储所述至...

【专利技术属性】
技术研发人员:代亚东王京
申请(专利权)人:昆仑芯北京科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1