缓存、数据的处理方法及电子设备技术

本公开涉及信息处理技术领域，尤其涉及一种缓存、数据的处理方法及电子设备，所述缓存包括：触发器阵列，用以接收访问请求；确定目标地址标识；在目标地址标识与其中存储的第一地址标识匹配失败的情况下，发送目标地址标识至缓存索引随机存储器；缓存索引随机存储器，用以接收目标地址标识；在目标地址标识与其中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；请求存储器，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与目标地址标识对应的目标数据；缓存数据随机存储器，用以存储数据；在目标数据被访问时，利用目标数据响应访问请求。本公开实施例提供的缓存可节省缓存所在的芯片的面积、降低延迟、节省功耗。节省功耗。节省功耗。

【技术实现步骤摘要】
缓存、数据的处理方法及电子设备


[0001]本公开涉及信息处理
，尤其涉及一种缓存、数据的处理方法及电子设备。

技术介绍

[0002]缓存(或称cache)是一种高速存储器，可应用于处理器与内存之间的数据交换，在处理器需要读取一个数据时，优先在缓存中查找，若在缓存中命中，即可直接在缓存中进行数据读取，由于缓存的传输速度相较于内存更快，故缓存可实现数据的高速传输。而缓存的数据传输速度会直接影响处理器中上层任务的处理速度，故如何更好地实现缓存的数据处理能力，是开发人员亟需解决的技术问题。

技术实现思路

[0003]本公开提出了一种缓存的技术方案。
[0004]根据本公开的一方面，提供了一种缓存，所述缓存包括：触发器阵列，用以接收访问请求；确定所述访问请求中的目标地址标识；在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器；缓存索引随机存储器，与所述触发器阵列相连，用以接收所述目标地址标识；在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种缓存，其特征在于，所述缓存包括：触发器阵列，用以接收访问请求；确定所述访问请求中的目标地址标识；在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器；缓存索引随机存储器，与所述触发器阵列相连，用以接收所述目标地址标识；在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；请求存储器，与所述触发器阵列、所述缓存索引随机存储器相连，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据；缓存数据随机存储器，与所述请求存储器相连，用以存储数据；以及在所述目标数据被访问时，利用所述目标数据响应所述访问请求。2.如权利要求1所述的缓存，其特征在于，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败的情况下，在所述触发器阵列中分配第一缓存行；所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配成功的情况下，将所述目标地址标识发送至所述触发器阵列；所述触发器阵列还用以在分配有所述第一缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第一缓存行。3.如权利要求2所述的缓存，其特征在于，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败、且所述触发器阵列存储空间不足的情况下，根据预设规则，在所述触发器阵列中确定目标缓存行；在所述目标缓存行保存有地址标识的情况下，将所述地址标识发送至缓存索引随机存储器；释放所述目标缓存行中存储的数据，并作为第一缓存行；所述缓存索引随机存储器还用以在接收到所述地址标识的情况下，保存所述地址标识。4.如权利要求3所述的缓存，其特征在于，所述触发器阵列包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中随机确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。5.如权利要求2所述的缓存，其特征在于，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败的情况下，在所述缓存索引随机存储器中分配第二缓存行；发送未命中信号至所述请求存储器；所述请求存储器还用以在接收到所述未命中信号的情况下，发送所述目标地址标识至与所述缓存相连的存储介质；在接收到所述存储介质发送的目...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：摩尔线程智能科技北京有限责任公司，
类型：发明
国别省市：