数据一致性的验证方法、验证装置及处理器制造方法及图纸

本申请提供一种数据一致性的验证方法、验证装置及处理器，涉及数据处理技术领域，该方法于处理器中运行，处理器包括作为测试控制器的处理器核、待测试的一组处理器核以及缓存，其包括：测试控制器产生对待测试的一组处理器核进行数据一致性的测试指令；多个处理器核基于测试指令，并行地对目标缓存行执行读操作和累加写操作；测试控制器获取多个处理器核执行读操作和累加写操作相对应的信息，对比预期测试结果来确定所述处理器是否满足数据一致性要求。该方法通过将多个处理器核执行读写操作后缓存行中对应信息与预期测试结果进行比对，反向推测是否满足数据一致性要求，减小验证难度，同时提高了数据一致性验证的效率以及准确性。性。性。

【技术实现步骤摘要】
数据一致性的验证方法、验证装置及处理器


[0001]本申请的实施例涉及数据处理
，尤其涉及一种数据一致性的验证方法、验证装置及处理器。

技术介绍

[0002]随着科技发展，对性能有要求的中央处理器(Central Processing Unit，CPU)中通常包括多个处理器核(CPU核)以及多级缓存(cache)，为保证中央处理器的正常运行，需要保证各CPU核与各级缓存中的数据以及指令的一致性，即各CPU核在竞争读写数据缓存中具有相关和竞争关系的缓存行(cache line)中的缓存数据时，保证其从缓存获取的缓存数据为该缓存行的最新数据，并保证其读写操作是在该最新数据上进行。
[0003]但在具体实施中，可能存在缓存发送给CPU核的缓存行数据并非为该缓存行对应的最新数据，导致无法保证缓存中数据一致性的情况出现，因此需要对处理器中数据一致性进行验证。
[0004]目前，常通过模拟处理器中各CPU核以及各级缓存的运行，得到处理器对应的数据波形，通过人工查看波形的方式验证当前的处理器中的数据一致性。
[0005]但数据一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据一致性的验证方法，其特征在于，该验证方法于处理器中运行，所述处理器包括作为测试控制器的处理器核、待测试的一组处理器核以及缓存，该方法包括：所述测试控制器产生对待测试的一组处理器核进行数据一致性的测试指令，其中，所述一组处理器核包括多个处理器核，所述测试指令包括指示所述多个处理器核并行对目标缓存行进行读写操作的读写指令；所述多个处理器核基于所述测试指令，并行地对目标缓存行执行读操作和累加写操作；所述测试控制器获取多个处理器核执行读操作和累加写操作相对应的信息，对比预期测试结果来确定所述处理器是否满足数据一致性要求。2.根据权利要求1所述的方法，其特征在于，所述多个处理器核基于所述测试指令，并行地对所述目标缓存行执行读操作和累加写操作，包括：针对每个处理器核执行如下操作：从测试指令中解析出对目标缓存行执行读写操作的读写指令，所述读写指令中包括与所述目标缓存行对应的第一标识以及对所述目标缓存行执行读写操作的预设次数；分解所述读写指令，基于所述第一标识从所述缓存的目标缓存行中读取到目标缓存数据；以及在所述目标缓存数据上增加预设数值后，写入所述目标缓存行。3.根据权利要求2所述的方法，其特征在于，所述测试控制器获取多个处理器核执行读操作和累加写操作相对应的信息，对比预期测试结果来确定所述处理器是否满足数据一致性要求，包括：所述测试控制器获取所述多个处理器核完成预设次数的读写操作后的对应目标缓存行中的当前数据，并将所述当前数据的值与所述预设次数对应的参考数据值进行比对，若比对结果为二者一致，则确定所述处理器满足数据一致性要求。4.根据权利要求3所述的方法，其特征在于，所述测试控制器获取所述多个处理器核完成预设次数的读写操作后的所述目标缓存行中的当前数据，包括：所述多个处理器核分别对应不同目标缓存行时，所述测试控制器获取每个处理器核完成预设次数的读写操作后，对应的目标缓存行中的当前数据；所述多个处理器核对应同一个目标缓存行，且各处理器核执行的读写操作分别对应目标缓存行的不同缓存区域时，所述测试控制器获取每个处理器核完成预设次数的读写操作后，对应目标缓存行中对应缓存区域的当前数据；所述多个处理器核对应同一个目标缓存行，且各处理器核执行的读写操作对应目标缓存行的同一缓存区域时，所述测试控制器获取多个处理器核完成预设次数的读写操作后，所述同一个目标缓存行中所述同一缓存区域的当前数据。5.根据权利要求3所述的方法，其特征在于，所述多个处理器核分别对应不同...

【专利技术属性】
技术研发人员：李健，张辉，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：