支持Serdes超频的时间同步的方法及应用技术

本发明专利技术公开了一种支持Serdes超频的时间同步的方法及应用，该方法包括以下步骤：按照预设周期插入PTP标志，并获取所述PTP标志与PTP报文的帧起始定界符的间隔；计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间；以及根据所述发送时间进行跨时钟域处理，并通过跟随报文将处理后的所述发送时间转发。该方法能够在Serdes超频下使用2

【技术实现步骤摘要】
支持Serdes超频的时间同步的方法及应用


[0001]本专利技术是关于通信领域，特别是关于一种支持Serdes超频的时间同步的方法及应用。

技术介绍

[0002]以太网在过去很长的一段时间内得到了广泛的应用和飞速的发展，从10M，100M，1000Mbps到10Gbps，40Gbps，100Gbps，乃至如今的25Gbps，50Gbps，200Gbps，400Gbps。在网络速率飞速发展的同时，5G网络也迎来了发展的黄金时期。而低延时是5G网络的一个非常重要的应用，如车连网，无人驾驶，智能制造，无人机投递等业务都需要具备超低延时和高可靠性等特点。
[0003]要保证5G网络的低延迟性，这就要求网络设备之间需要进行时钟同步。Precision Time Protocol(PTP，精确时间协议)是一种时间同步协议，其用于设备之间高精度时间同步。PTP协议中，有2
‑
step和1
‑
step两种方式。1
‑
step方式需要将报文在本设备的发送时间放到Sync报文中发送；2
‑
step不需要将报文在本设备的发送时间放在Sync报文中发送，而是将发送时间放到follow
‑
up报文中发送，但是需要记录Sync报文在该设备的停留时间供follow
‑
up报文使用。
[0004]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0005]本专利技术的目的在于提供一种支持Serdes超频的时间同步的方法及应用，解决在Serdes超频下无法高精度计算报文的帧起始定界符的时间戳，进而无法实现时间同步的问题。
[0006]为实现上述目的，本专利技术的实施例提供了一种支持Serdes超频的时间同步的方法。
[0007]在本专利技术的一个或多个实施方式中，所述方法包括：按照预设周期插入PTP标志，并获取所述PTP标志与PTP报文的帧起始定界符的间隔；计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间；以及将所述发送时间进行跨时钟域处理，并通过跟随报文将处理后的所述发送时间转发。
[0008]在本专利技术的一个或多个实施方式中，获取所述PTP标志与PTP报文的帧起始定界符的间隔，包括：检测所述PTP报文的帧起始定界符的标志位是否为第一值；若是，记录PTP标志计数至CPU可读的先进先出队列中，其中，所述PTP标志计数为PTP标志与所述PTP报文的帧起始定界符的距离。
[0009]在本专利技术的一个或多个实施方式中，计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间，包括：获取所述PTP标志在Serdes并行接口上的发送时间TS
pm
；根据端口速率speed和所述PTP标志计数计算PTP报文的帧起始定界符和PTP标志之间的补偿时
间TS
com
，其中，TS
com
＝PTP标志计数*1024/speed；以及计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间TS
sfd
，其中，TS
sfd
＝TS
pm
+TS
com
。
[0010]在本专利技术的一个或多个实施方式中，将所述发送时间进行跨时钟域处理，并通过跟随报文将处理后的所述发送时间转发，包括：将所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间写入异步的先进先出缓存器中；在所述缓存器的深度达到预设阈值时，通知CPU读取所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间，其中，CPU读取的时钟域工作在芯片的主时钟域；以及将所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间放至跟随报文中，并将所述跟随报文转发。
[0011]在本专利技术的另一个方面当中，提供了一种支持Serdes超频的时间同步的装置，其包括获取模块、计算模块和跨时钟模块。
[0012]获取模块，用于按照预设周期插入PTP标志，并获取所述PTP标志与PTP报文的帧起始定界符的间隔。
[0013]计算模块，用于计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间。
[0014]跨时钟模块，用于根据所述发送时间进行跨时钟域处理，并通过跟随报文将处理后的所述发送时间转发。
[0015]在本专利技术的一个或多个实施方式中，所述获取模块还用于：检测所述PTP报文的帧起始定界符的标志位是否为第一值；若是，记录PTP标志计数至CPU可读的先进先出队列中，其中，所述PTP标志计数为PTP标志与所述PTP报文的帧起始定界符的距离。
[0016]在本专利技术的一个或多个实施方式中，所述计算模块还用于：获取所述PTP标志在Serdes并行接口上的发送时间TS
pm
；根据端口速率speed和所述PTP标志计数计算PTP报文的帧起始定界符和PTP标志之间的补偿时间TS
com
，其中，TS
com
＝PTP标志计数*1024/speed；以及计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间TS
sfd
，其中，TS
sfd
＝TS
pm
+TS
com
。
[0017]在本专利技术的一个或多个实施方式中，所述跨时钟模块还用于：将所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间写入异步的先进先出缓存器中；在所述缓存器的深度达到预设阈值时，通知CPU读取所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间，其中，CPU读取的时钟域工作在芯片的主时钟域；以及将所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间放至跟随报文中，并将所述跟随报文转发。
[0018]在本专利技术的另一个方面当中，提供了一种电子设备，包括：至少一个处理器；以及存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如上所述的支持Serdes超频的时间同步的方法。
[0019]在本专利技术的另一个方面当中，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的支持Serdes超频的时间同步的方法的步骤。
[0020]与现有技术相比，根据本专利技术实施方式的支持Serdes超频的时间同步的方法及应用，其能够通过在Serdes超频下使用2
‑
step方式进行时钟同步，对于1G～800G不同以太网速率采用相同的时钟同步架构，在收发方向周期性地插入PTP标志作为时戳参考点用于对准PTP报文的帧起始定界符的时戳，并将该PTP标志的时戳参考点以及和PTP报文的帧起始
定界符的间隔存储到CPU可读的FIFO中，使得C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种支持Serdes超频的时间同步的方法，其特征在于，所述方法包括：按照预设周期插入PTP标志，并获取所述PTP标志与PTP报文的帧起始定界符的间隔；计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间；以及将所述发送时间进行跨时钟域处理，并通过跟随报文将处理后的所述发送时间转发。2.如权利要求1所述的支持Serdes超频的时间同步的方法，其特征在于，获取所述PTP标志与PTP报文的帧起始定界符的间隔，包括：检测所述PTP报文的帧起始定界符的标志位是否为第一值；若是，记录PTP标志计数至CPU可读的先进先出队列中，其中，所述PTP标志计数为PTP标志与所述PTP报文的帧起始定界符的距离。3.如权利要求1所述的支持Serdes超频的时间同步的方法，其特征在于，计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间，包括：获取所述PTP标志在Serdes并行接口上的发送时间TS
pm
；根据端口速率speed和所述PTP标志计数计算PTP报文的帧起始定界符和PTP标志之间的补偿时间TS
com
，其中，TS
com
＝PTP标志计数*1024/speed；以及计算所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间TS
sfd
，其中，TS
sfd
＝TS
pm
+TS
com
。4.如权利要求1所述的支持Serdes超频的时间同步的方法，其特征在于，将所述发送时间进行跨时钟域处理，并通过跟随报文将处理后的所述发送时间转发，包括：将所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间写入异步的先进先出缓存器中；在所述缓存器的深度达到预设阈值时，通知CPU读取所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间，其中，CPU读取的时钟域工作在芯片的主时钟域；以及将所述PTP报文的帧起始定界符在Serdes并行接口上的发送时间放至跟随报文中，并将所述跟随报文转发。5.一种支持Serdes超频的时间同步的装置，其特征在于，所述装置包括：获取模块，用于按照预设周期插入PTP标志，并获取所述PTP标志与PTP报文的帧起始定界符的间...

【专利技术属性】
技术研发人员：贺伟，王东，
申请(专利权)人：南京盛科通信有限公司，
类型：发明
国别省市：