一种存储系统及其读写数据的方法技术方案

本发明专利技术揭示了一种存储系统及其读写数据的方法，存储系统包括m个写接口、n个读接口、物理存储单元、入口存储单元、数据搬移单元和读请求处理单元，入口存储单元包括空闲地址列表和D个存储空间，每个存储空间对应一个存储地址及地址有效位，空闲地址列表记录地址有效位为无效的存储地址；数据搬移单元包括队列调度单元和搬移请求队列，队列调度单元对搬移请求队列进行调度将数据存储在物理存储单元内；读请求处理单元根据读请求中读地址分别获取入口存储单元和物理存储单元中的数据将两者合并后输出。本发明专利技术能够有效节省面积和功耗，进而降低芯片设计的成本和功耗。而降低芯片设计的成本和功耗。而降低芯片设计的成本和功耗。

【技术实现步骤摘要】
一种存储系统及其读写数据的方法


[0001]本专利技术涉及存储器
，尤其涉及一种存储系统及该存储系统读写数据的方法。

技术介绍

[0002]存储器是一种用于存储程序和各种数据的器件，按照其是否在芯片内，可分为片内存储器和片外存储器，其中，片内存储器广泛应用于大规模集成电路设计中。片内存储器通常采用SRAM(Static Random
‑
Access Memory,静态随机存储存储器)的方式实现，或者采用寄存器搭建FA(FlopArray，触发器阵列或者寄存器阵列)的方式实现。速度和成本通常是选择片内存储器的重要依据。
[0003]在高带宽网络芯片设计中，需要使用多读写端口存储器。该多读写端口存储器通常采用如下两种方式实现，一种是通过寄存器搭建的FA存储器实现，一种是通过过m
×
n个目标规格的SRAM搭建的nRmW存储器实现，这里的nRmW存储器指的是具有n个读接口，m个写接口的存储器。
[0004]如图1所示，为通过寄存器搭建的FA存储器的结构示意图。由图可知，其通过寄存器搭建存储器阵列，每个比特都通过寄存器实现，并匹配以相应的读写控制逻辑，最终实现数据的读写。然而，同样规格的寄存器与SRAM相比，寄存器的物理面积更大，功耗也高，最终导致多读写端口存储器的面积、功耗相对较高。存储器作为芯片的一个重要组成部分，存储器面积、功耗增大的同时也会增加芯片的功耗及成本。
[0005]如图2所示，为通过m
×
n个目标规格的SRAM搭建的mRnW存储器的结构示意图。在该mRnW存储器中，读写端口的数量决定了所需要的1读1写的存储器数量，如需要搭建具有9个读端口、8个写端口、深度为16384、位宽为64的存储器，则需要72个具有1个读端口、1个写端口、深度为16384、位宽为64的存储器。然而，这样会导致占用大量的物理资源，增加芯片的成本。

技术实现思路

[0006]本专利技术的目的在于提供一种可节省成本及功耗的存储系统，同时还提供一种该存储系统读写数据的方法。
[0007]为实现上述目的，本专利技术提出一种存储系统，所述存储系统：
[0008]m个写接口和n个读接口；
[0009]物理存储单元，包括Z个基本存储单元，每个基本存储单元是深度为X/Z，宽度为Y的nR1W存储器，X为存储系统的深度，Y为存储系统的宽度；
[0010]入口存储单元，包括空闲地址列表和D个用于存储写请求信息的存储空间，每个存储空间对应一个存储地址及用于标示该存储地址是否有效的地址有效位，空闲地址列表用于记录地址有效位为无效的存储地址，写请求信息包括写地址和写数据；
[0011]数据搬移单元，连接于入口存储单元和物理存储单元之间，包括队列调度单元和Z
个用于存储数据搬移信息的搬移请求队列，每个搬移请求队列对应一个基本存储单元，队列调度单元用于对搬移请求队列进行调度，并根据搬移请求队列存储的数据搬移信息将数据存储到相应的物理存储单元中，数据搬移信息包括写数据在入口存储单元内的存储地址和写数据在物理存储单元内的存储地址；
[0012]读请求处理单元，与每个读接口、入口存储单元和物理存储单元相连，用于根据读请求中读地址分别获取入口存储单元和物理存储单元中的数据，将两者合并后输出，D≥(m
‑
1)
×
(X/Z)+m
×
G，m、n、X、Z为大于1的整数。
[0013]优选地，所述nR1W存储器包括n个同规格的1R1W存储器，所述1R1W存储器为具有一个读接口和一个写接口的存储器。
[0014]优选地，所述入口存储单元的最小深度为(m
‑
1)
×
(X/Z)+m
×
G，其中，G为从输入写请求到将写请求中的数据写入到物理存储单元的最小延时。
[0015]优选地，所述队列调度单元每次调度L个搬移请求队列，L小于或等于Z。
[0016]优选地，所述队列调度单元根据搬移数据信息中写数据在入口存储单元内的存储地址获取相应数据，根据搬移数据信息中写数据在物理存储单元内的存储地址获取相应数据，合并后存储至物理存储单元中。
[0017]本专利技术揭示了一种存储系统写数据的方法，方法包括如下步骤：
[0018]S100，接收多个写请求并判断多个写请求中包含的写地址是否相同；
[0019]S200，响应于写地址相同，将写地址相同的多个写请求中包含的写数据进行合并，并将写地址相同的多个写请求合并为一个写请求；
[0020]S300，判断入口存储单元中地址有效位为有效的存储空间内存储的写地址与当前写请求的写地址是否存在相同的有效地址；
[0021]S400，响应于存在相同的有效地址，获取该存储空间的存储地址，并将该存储地址存储的数据与写请求中的写数据进行合并后存入该存储地址中；
[0022]S500，根据写请求中的写地址计算其对应的基本存储单元，进一步将搬移信息存储至该基本存储单元对应的搬移请求队列中；
[0023]S600，队列调度单元对搬移请求队列进行调度，并根据搬移请求队列中存储的数据搬移信息将数据存储到相应的物理存储单元中。
[0024]优选地，所述队列调度单元每次调度L个搬移请求队列，L小于或等于Z。
[0025]优选地，步骤S600中，所述队列调度单元根据搬移数据信息中写数据在入口存储单元内的存储地址获取相应数据，根据搬移数据信息中写数据在物理存储单元内的存储地址获取相应数据，合并后存储至物理存储单元中。
[0026]本专利技术还揭示了一种存储系统读数据的方法，包括：
[0027]S100，根据读请求包含的读地址，查询入口存储单元内地址有效位为有效的存储空间是否内存储相同的写地址；
[0028]S200，响应于存在相同的地址，从入口存储单元中获取相应的数据；
[0029]S300，根据读请求包含的读地址从物理存储单元中获取相应的数据；
[0030]S400，将步骤S300和S400获取的数据合并后输出。
[0031]优选地，步骤S100中，通过查询入口存储单元中地址有效位为有效的存储空间内存储的地址是否与读地址相同。
[0032]本专利技术的有益效果是：
[0033]本专利技术所述的具有多读写接口的存储系统，能够有效节省面积和功耗，进而降低芯片设计的成本和功耗。
附图说明
[0034]图1是现有技术中FA存储器结构示意图；
[0035]图2是现有技术中nRmW存储器结构示意图；
[0036]图3是本专利技术一实施例中存储系统的结构示意图；
[0037]图4是图3中存储系统写数据的流程图；
[0038]图5是图3中存储系统读数据的流程图。
具体实施方式
[0039]下面将结合本专利技术的附图，对本专利技术实施例的技术方案进行清楚、完整的描述。
[0040]如图3所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，其特征在于，所述存储系统包括：m个写接口和n个读接口；物理存储单元，包括Z个基本存储单元，每个基本存储单元是深度为X/Z，宽度为Y的nR1W存储器，X为存储系统的深度，Y为存储系统的宽度；入口存储单元，包括空闲地址列表和D个用于存储写请求信息的存储空间，每个存储空间对应一个存储地址及用于标示该存储地址是否有效的地址有效位，空闲地址列表用于记录地址有效位为无效的存储地址，写请求信息包括写地址和写数据；数据搬移单元，连接于入口存储单元和物理存储单元之间，包括队列调度单元和Z个用于存储数据搬移信息的搬移请求队列，每个搬移请求队列对应一个基本存储单元，队列调度单元用于对搬移请求队列进行调度，并根据搬移请求队列存储的数据搬移信息将数据存储到相应的物理存储单元中，数据搬移信息包括写数据在入口存储单元内的存储地址和写数据在物理存储单元内的存储地址；读请求处理单元，与每个读接口、入口存储单元和物理存储单元相连，用于根据读请求中读地址分别获取入口存储单元和物理存储单元中的数据，将两者合并后输出，D≥(m
‑
1)
×
(X/Z)+m
×
G，m、n、X、Z为大于1的整数。2.根据权利要求1所述的存储系统，其特征在于，所述nR1W存储器包括n个同规格的1R1W存储器，所述1R1W存储器为具有一个读接口和一个写接口的存储器。3.根据权利要求1所述的存储系统，其特征在于，所述入口存储单元的最小深度为(m
‑
1)
×
(X/Z)+m
×
G，其中，G为从输入写请求到将写请求中的数据写入到物理存储单元的最小延时。4.根据权利要求1所述的存储系统，其特征在于，所述队列调度单元每次调度L个搬移请求队列，L小于或等于Z。5.根据权利要求1所述的存储系统，其特征在于，所述队列调度单元根据搬移数据信息中写数据在入口存储单元内的存储地址获取相应数据，...

【专利技术属性】
技术研发人员：耿磊，夏杰，朴圣龙，
申请(专利权)人：南京盛科通信有限公司，
类型：发明
国别省市：