设计集成电路装置的系统、集成电路装置及其操作方法制造方法及图纸

一种集成电路(integrated circuit，IC)装置，包含一主闩锁电路，具有一第一时脉输入与一数据输出、一副闩锁电路，具有一第二时脉输入与一数据输入，电性耦接至该主闩锁电路的该数据输出、以及一时脉电路。该时脉电路通过一第一电连接电性耦接至该第一时脉输入，该第一电连接用以具有一第一时间延迟，该第一时间延迟介于该时脉线路与该第一时脉输入之间。该时脉电路通过一第二电连接电性耦接至该第二时脉输入，该第二电连接用以具有一第二时间延迟，该第二时间延迟介于该时脉电路与该第二时脉输入之间。该第一时间延迟长于该第二时间延迟。迟。迟。

【技术实现步骤摘要】
设计集成电路装置的系统、集成电路装置及其操作方法


[0001]本揭示内容是关于一种集成电路装置、设计集成电路装置的系统及操作集成电路装置的方法。

技术介绍

[0002]集成电路(integrated circuit，IC)装置，包含一或多个半导体装置，其代表IC布局(亦称为“布局”或“布局图”)。布局为阶层式的，且包含多个模组，这些模组根据半导体装置的设计规格，实现较高级的功能。这些模组通常由一些单元的组合所构成，每一单元代表一或多个半导体架构，这些半导体架构用以执行特定功能。具有预先设计好的布局的单元，有时被称为标准单元，储存于标准单元数据库(下文简称为“数据库”或“单元数据库”)，且可被不同工具存取，例如电子设计自动化(electronic design automation，EDA)工具，用以产生、最佳化、验证IC设计。举例而言，IC设计的布局是根据IC设计的放置及布线作业所产生，其中不同的电路或单元放置于布局中，然后布线用于定义在电路或单元中的电性连接。

技术实现思路

[0003]本揭示内容的一些实施例包含一种集成电路装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置，其特征在于，包含：一主闩锁电路，包含一第一时脉输入和一数据输出；一副闩锁电路，包含一第二时脉输入和一数据输入，该数据输入电性耦接至该主闩锁电路的该数据输出；以及一时脉电路，其中该时脉电路通过一第一电连接电性耦接至该第一时脉输入，该第一电连接用以具有一第一时间延迟，该第一时间延迟介于该时脉电路和该第一时脉输入之间，该时脉电路通过一第二电连接电性耦接至该第二时脉输入，该第二电连接用以具有一第二时间延迟，该第二时间延迟介于该时脉电路以及该第二时脉输入之间，以及该第一时间延迟长于该第二时间延迟。2.如权利要求1所述的集成电路装置，其特征在于，该时脉电路包含：一第一时脉输出，用以输出一第一时脉信号，以及一第二时脉输出，用以输出一第二时脉信号，该第二时脉信号与该第一时脉信号反相，该第一时脉输出通过该第一电连接和该第二电连接相应的电性耦接至该第一时脉输入和该第二时脉输入，该主闩锁电路进一步包含一第三时脉输入，该第三时脉输入通过一第三电连接电性耦接至该第二时脉输出，以及该副闩锁电路进一步包含一第四时脉输入，该第四时脉输入通过一第四电连接电性耦接至该第二时脉输出。3.如权利要求2所述的集成电路装置，其特征在于，该时脉电路包含：一第一电路，具有该第一时脉输出，且用以输出该第一时脉信号于该第一时脉输出，以及一第二电路，具有该第二时脉输出，且用以输出该第二时脉信号于该第二时脉输出。4.如权利要求1所述的集成电路装置，其特征在于，该第一电连接包含：该第二电连接，自该时脉电路延伸至该副闩锁电路，以及一第三电连接，串联电性耦接至该第二电连接，以及该第三电连接自该副闩锁电路延伸至该主闩锁电路，其中该时脉电路实体上介于该主闩锁电路和该副闩锁电路之间。5.如权利要求1所述的集成电路装置，其特征在于，进一步包含：多个主闩锁电路，包含该主闩锁电路；多个副闩锁电路，包含该副闩锁电路；一第一时脉总线，电性耦接该第一电连接至所述多个主闩锁电路；以及一第二时脉总线，电性耦接该第二电连接至所述多个副闩锁电路；其中所述多个主闩锁电路和所述多个副闩锁电路共同配置为多个正反器电路，所述多个正
反器电路彼此串联电性耦接，以及在所述多个副闩锁电路中的每一副闩锁电路具有一数据输入，该数据输入电性耦接至在所述多个主闩锁电路中的一对应主闩锁电路的一数据输出，以形成在所述多个正反器电路中的一对应正反器电路。6.如权利要求5所述的集成电路装置，其特征在于，所述多个主闩锁电路沿着一第一方向实...

【专利技术属性】
技术研发人员：林钲祐，简永溱，高嘉鸿，高章瑞，庄惠中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：