一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法技术

本发明专利技术涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法，解决了传统的AlGaN/GaN垂直型器件在使用时，存在较低的耐压以及较高的导通损耗的技术问题。本发明专利技术晶体管包括：衬底、漏极、N型漂移区11、GaN沟道层7和AlGaN势垒层；N型漂移区11为氮化镓外延层；在AlGaN势垒层上表面形成源区；设置在源区内的源极；在N型漂移区11上部形成P型阻挡层9；通过对N型漂移区11、GaN沟道层7和AlGaN势垒层中部贯通刻蚀形成介质沟槽；设置在介质沟槽内壁的二氧化硅10薄氧化层和SIPOS场板；位于两个SIPOS场板之间的二氧化硅10和多晶硅8；设置在多晶硅8上方的栅极；位于栅极上表面的钝化层；两个源极共接。两个源极共接。两个源极共接。

【技术实现步骤摘要】
一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及半导体器件，特别是涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及制作该晶体管的方法。

技术介绍

[0002]GaN(氮化镓)材料具有大的禁带宽度、高临界击穿电场和高电子饱和漂移速度等特点，因此其在大功率、高温以及高频的电力电子领域有非常广阔的应用前景。目前在GaN基晶体管中，AlGaN(铝镓氮)/GaN垂直型高电子迁移率晶体管是被广泛研究的对象之一。2001年，UmeshK在报告中成功制作并测试了第一个AlGaN/GaN垂直型器件，这是史上第一次成功制作GaN基垂直型器件，揭开了垂直型器件研究的新篇章，具有重要意义。
[0003]但是传统的AlGaN/GaN垂直型器件在使用时，存在较低的耐压以及较高的导通损耗的问题。

技术实现思路

[0004]本专利技术的目的是解决传统的AlGaN/GaN垂直型器件在使用时，存在较低的耐压以及较高的导通损耗的技术问题，而提供一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法。
[0005]为实现上述目的，本专利技术所采用的技术方案为：
[0006]一种AlGaN/GaN垂直型高电子迁移率晶体管，包括：
[0007]GaN材料的衬底；
[0008]设置在衬底下表面的漏极；
[0009]依次生长在衬底上方的N型漂移区、GaN沟道层和AlGaN势垒层，N型漂移区为氮化镓外延层；
[0010]通过离子注入在AlGaN势垒层上表面形成的源区；
[0011]设置在源区内的源极；
[0012]其特殊之处在于，还包括：
[0013]通过对N型漂移区、GaN沟道层和AlGaN势垒层中部贯通刻蚀形成的介质沟槽；在介质沟槽两侧的N型漂移区上部经掺杂形成的P型阻挡层；依次设置在介质沟槽每侧内壁的二氧化硅薄氧化层和SIPOS场板；位于两个SIPOS场板之间且自下而上依次淀积的二氧化硅和多晶硅；设置在多晶硅上方的栅极；位于栅极上表面的钝化层；
[0014]介质沟槽两侧的两个源极共接。
[0015]进一步地，衬底的掺杂浓度为1
×
10
17
cm
‑3～1
×
10
18
cm
‑3；
[0016]N型漂移区的掺杂浓度为8
×
10
15
cm
‑3～3
×
10
16
cm
‑3；
[0017]P型阻挡层的掺杂浓度是1
×
10
17
cm
‑3～1
×
10
18
cm
‑3。
[0018]进一步地，漏区掺杂浓度为1
×
10
18
cm
‑3～1
×
10
19
cm
‑3；
[0019]源区掺杂浓度为1
×
10
18
cm
‑3～1
×
10
19
cm
‑3。
[0020]进一步地，多晶硅和二氧化硅的分界线与P型阻挡层和N型漂移区的分界线平齐。
[0021]进一步地，N型漂移区的厚度是7um～10um；
[0022]P型阻挡层的厚度0.5um～1um；
[0023]GaN沟道层厚度为0.04um～0.08um；
[0024]AlGaN势垒层厚度为0.01um～0.05um；
[0025]二氧化硅薄氧化层厚度为0.02um～0.05um；
[0026]SIPOS场板厚度为0.05um～0.5um。
[0027]进一步地，AlGaN势垒层中Al组分比例为15％～30％；
[0028]SIPOS场板中掺氧比例为15％～35％。
[0029]进一步地，SIPOS场板的电阻率为106Ω
·
cm～10
12
Ω
·
cm。
[0030]本专利技术还提出一种上述AlGaN/GaN垂直型高电子迁移率晶体管的制作方法，其特殊之处在于：包括以下步骤：
[0031]1)在氮化镓材料N
+
衬底上生长氮化镓外延层作为N型漂移区；
[0032]2)在N型漂移区上方生长GaN沟道层；
[0033]3)在GaN沟道层上方生长AlGaN势垒层；
[0034]4)对N型漂移区、GaN沟道层以及AlGaN势垒层进行刻蚀，形成上下贯通，直达衬底的介质沟槽；
[0035]5)在介质沟槽两侧N型漂移区的上方通过P型离子注入和退火形成P型阻挡层；
[0036]6)通过离子注入在AlGaN势垒层上表面形成源区；
[0037]7)在AlGaN势垒层上表面刻蚀接触孔，在接触孔内淀积金属并刻蚀形成源极，并将介质沟槽两侧的源极共接；
[0038]8)在介质沟槽两侧形成二氧化硅薄氧化层；
[0039]9)在二氧化硅薄氧化层上通过淀积形成SIPOS场板，并在两侧的SIPOS场板之间下方淀积二氧化硅；
[0040]10)在二氧化硅上方淀积多晶硅，在多晶硅上表面淀积形成栅极；
[0041]11)在栅极上表面淀积钝化层；
[0042]12)衬底下表面通过离子注入形成漏区，漏区下方设置漏极。
[0043]本专利技术的有益效果是：
[0044]1、本专利技术提出的一种AlGaN/GaN垂直型高电子迁移率晶体管，在N型漂移区上部的左、右两端区域掺杂形成两处P型阻挡层，使得作为电流阻挡层的P型阻挡层以及作为缓冲层的N型漂移区之间没有间隙；在器件关断时，多数积累载流子电子消失，SIPOS场板附近漂移区恢复为低掺杂区域，同时通过SIPOS场板电场调制效应提升器件的纵向电场分布，提升了器件的击穿电压(BV)。在器件开态时，器件漂移区上形成多数载流子积累层，SIPOS场板下方高浓度电子区域相当于局部高浓度掺杂，极大的降低了器件的比导通电阻(R
ON，sp
)。
[0045]因此，基于半绝缘多晶硅场板的AlGaN/GaN垂直型高电子迁移率晶体管，与传统AlGaN/GaN垂直型器件在相同漂移区厚度和掺杂浓度情况下，半绝缘多晶硅场板AlGaN/GaN器件具有更高的耐压和更低的导通损耗，因此具有更好的性能。
[0046]2、本专利技术提出的一种AlGaN/GaN垂直型高电子迁移率晶体管，在器件关断时，通过在N型漂移区上部经掺杂形成的P型阻挡层起到阻断源端和漏端电流的作用。
[0047]3、本专利技术通过设置的二氧化硅薄氧化层、SIPOS场板和漂移区表面构成一个电容，在器件导通时，受栅压的影响，会在漂移区表面形成多数载流子积累，降低了漂移区的导通电阻。
[0048]4、本专利技术设置在沟槽间的二氧化硅在器件反向击穿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种AlGaN/GaN垂直型高电子迁移率晶体管，包括：GaN材料的衬底(12)；设置在衬底(12)下表面的漏极(13)；依次生长在衬底(12)上方的N型漂移区(11)、GaN沟道层(7)和AlGaN势垒层(6)，N型漂移区(11)为氮化镓外延层；通过离子注入在AlGaN势垒层(6)上表面形成的源区；设置在源区内的源极(1)；其特征在于，还包括：通过对N型漂移区(11)、GaN沟道层(7)和AlGaN势垒层(6)中部贯通刻蚀形成的介质沟槽；在介质沟槽两侧的N型漂移区(11)上部经掺杂形成的P型阻挡层(9)；依次设置在介质沟槽每侧内壁的二氧化硅薄氧化层(5)和SIPOS场板(4)；位于两个SIPOS场板(4)之间且自下而上依次淀积的二氧化硅(10)和多晶硅(8)；设置在多晶硅(8)上方的栅极(2)；位于栅极(2)上表面的钝化层(3)；介质沟槽两侧的两个源极(1)共接。2.根据权利要求1所述的一种AlGaN/GaN垂直型高电子迁移率晶体管，其特征在于：衬底(12)的掺杂浓度为1
×
10
17
cm
‑3～1
×
10
18
cm
‑3；N型漂移区(11)的掺杂浓度为8
×
10
15
cm
‑3～3
×
10
16
cm
‑3；P型阻挡层(9)的掺杂浓度是1
×
10
17
cm
‑3～1
×
10
18
cm
‑3。3.根据权利要求2所述的一种AlGaN/GaN垂直型高电子迁移率晶体管，其特征在于：漏区掺杂浓度为1
×
10
18
cm
‑3～1
×
10
19
cm
‑3；源区掺杂浓度为1
×
10
18
cm
‑3～1
×
10
19
cm
‑3。4.根据权利要求1或2或3所述的一种AlGaN/GaN垂直型高电子迁移率...

【专利技术属性】
技术研发人员：段宝兴，马俊超，杨珞云，王雨龙，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：