一种芯片销毁系统技术方案

本实用新型专利技术涉及数据存储安全技术领域，特别涉及一种芯片销毁系统，包括单片机、控制电路、锂电池和芯片，所述单片机与控制电路连接，用于控制控制电路周期性交替输出脉冲式正电压和负电压，所述控制电路与芯片连接，用于通过输出的脉冲式正电压和负电压击穿芯片，所述控制电路与锂电池连接；本实用新型专利技术提供一种对芯片的损坏率达到100％，且适用于锂电池在低温放电电流较小的情况下使用的芯片销毁系统。温放电电流较小的情况下使用的芯片销毁系统。温放电电流较小的情况下使用的芯片销毁系统。

【技术实现步骤摘要】
一种芯片销毁系统


[0001]本技术涉及数据存储安全
，特别涉及一种芯片销毁系统。

技术介绍

[0002]随着电子产品的应用与普及，芯片技术也得到了蓬勃发展。芯片作为数据存储元件，其内部存储着大量的重要信息。随着信息安全问题越来越受到人们的重视，人们开始对芯片的安全性有着更高的要求，特别在金融和军事等领域。在一些特殊应用场合下，为了保障芯片内部存储信息的安全，需要在离线模式下对芯片进行快速的物理销毁。
[0003]目前，现有物理销毁技术主要是使用28V或更高电压，以瞬间释放大功率的能量将芯片击穿。此种物理销毁技术存在如下缺陷：
[0004](1)正向电压击穿时，由于功率较大，容易导致芯片仅仅在正向电压输入处击穿，无法使电压达到芯片储存阵列等关键部位，芯片损坏率低，有被修复的风险；
[0005](2)由于放电能量大，所以不能使用低温放电能量小的锂电池，从而导致尺寸较大，且续航能力较差。

技术实现思路

[0006]本技术的目的是克服现有技术存在的缺陷和不足，提供一种对芯片的损坏率达到100％，且适用于锂电池在低温放电电流较小的情况下使用的芯片销毁系统。
[0007]实现本技术目的的技术方案是：一种芯片销毁系统，包括单片机、控制电路、锂电池和芯片，所述单片机与控制电路连接，用于控制控制电路周期性交替输出脉冲式正电压和负电压，所述控制电路与芯片连接，用于通过输出的脉冲式正电压和负电压击穿芯片，所述控制电路与锂电池连接。
[0008]进一步地，所述控制电路输出的正电压和负电压各占50％占空比，拓扑为全桥结构。
[0009]进一步地，所述控制电路包括mos管Q15、Q16、Q20和Q21，所述mos管Q15和Q16的两个相连漏极D的公共端与锂电池的输入端VIN+连接，所述mos管Q15的源极S与mos管Q20的漏极D连接，所述mos管Q16的源极S与mos管Q21的漏极D连接，所述mos管Q20和Q21的两个相连源极S的公共端接地,所述mos管Q15由第一驱动电路控制，所述mos管Q20由第二驱动电路控制，所述mos管Q16由第三驱动电路控制，所述mos管Q21由第四驱动电路控制。
[0010]进一步地，所述mos管Q15和Q20的公共端与芯片的一端连接，所述mos管Q16和Q21的公共端与芯片的另一端连接。
[0011]进一步地，所述第一驱动电路包括光耦U1和三极管Q29、Q30，所述光耦U1通过电阻R58与三极管Q29和Q30的两个相连基极b的公共端连接，所述三极管Q29和Q30的两个相连发射极e的公共端通过电阻R34与mos管Q15的栅极G连接，所述电阻R34和mos管Q15的公共端通过电阻R38与mos管Q15和Q20的公共端连接，所述电阻R38与二极管D10并联，所述三极管Q29的集电极c连接至15V电压，所述三极管Q30的集电极c与mos管Q15和Q20的公共端连接，所述
光耦U1连接至15V电压，所述光耦U1通过电阻R1与单片机连接，所述光耦U1通过电阻R3连接至5V+电压。
[0012]进一步地，所述第二驱动电路包括三极管Q17和Q19，所述三极管Q17和Q19的两个相连发射极e的公共端通过电阻R44与mos管Q20的栅极G连接，所述三极管Q17和Q19的两个相连基极b的公共端通过电阻R40与单片机连接，所述电阻R44和mos管Q20的公共端通过电阻R53与mos管Q20和Q21的两个相连源极S的公共端连接，所述电阻R53与二极管D15并联，所述三极管Q17的集电极c连接至15V电压，所述三极管Q19的集电极c接地。
[0013]进一步地，所述第三驱动电路包括光耦U2和三极管Q31、Q33，所述光耦U2通过电阻R66与三极管Q31和Q33的两个相连基极b的公共端连接，所述三极管Q31和Q33的两个相连发射极e的公共端通过电阻R35与mos管Q16的栅极G连接，所述电阻R35和mos管Q16的公共端通过电阻R39与mos管Q16和Q21的公共端连接，所述电阻R39与二极管D11并联，所述三极管Q31的集电极c连接至15V电压，所述三极管Q33的集电极c接地，所述光耦U2连接至15V电压，所述光耦U2通过电阻R2与单片机连接，所述光耦U2通过电阻R4连接至5V+电压。
[0014]进一步地，所述第四驱动电路包括三极管Q12和Q14，所述三极管Q12和Q14的两个相连发射极e的公共端通过电阻R45与mos管Q21的栅极G连接，所述三极管Q12和Q14的两个相连基极b的公共端通过电阻R30与单片机连接，所述电阻R45和mos管Q21的公共端通过电阻R54与mos管Q20和Q21的两个相连源极S的公共端连接，所述电阻R54与二极管D16并联，所述三极管Q12的集电极c连接至15V电压，所述三极管Q14的集电极c接地。
[0015]采用上述技术方案后，本技术具有以下积极的效果：
[0016](1)本技术通过控制电路周期性高频交替输出脉冲式正电压和负电压，使得电压达到芯片储存阵列等关键部位，从而对芯片进行全方位的销毁，损坏率达到100％；
[0017](2)本技术适用于锂电池在低温放电电流较小的情况下使用，从而能够做到小型化，且改善了续航能力。
附图说明
[0018]为了使本技术的内容更容易和清楚地被理解，下面根据具体实施例并结合附图，对本技术作进一步的详细说明，其中：
[0019]图1为本技术的原理框架图；
[0020]图2为本技术中控制电路的电路图。
[0021]图中：1、单片机；2、控制电路；3、锂电池；4、芯片。
具体实施方式
[0022]如图1所示，一种芯片销毁系统，包括单片机1、控制电路2、锂电池3和芯片4，单片机1与控制电路2连接，用于控制控制电路2周期性交替输出脉冲式正电压和负电压，控制电路2与芯片4连接，用于通过输出的脉冲式正电压和负电压击穿芯片4，控制电路2与锂电池3连接，通过控制电路2周期性高频交替输出脉冲式正电压和负电压，使得电压达到芯片4储存阵列等关键部位，从而对芯片4进行全方位的销毁，损坏率达到100％；同时，本系统适用于锂电池在低温放电电流较小的情况下使用，从而能够做到小型化，且改善了续航能力。具体的，控制电路2输出的正电压和负电压各占50％占空比，拓扑为全桥结构。
[0023]如图2所示，控制电路2包括mos管Q15、Q16、Q20和Q21，mos管Q15和Q16的两个相连漏极D的公共端与锂电池3的输入端VIN+连接，mos管Q15的源极S与mos管Q20的漏极D连接，mos管Q16的源极S与mos管Q21的漏极D连接，mos管Q20和Q21的两个相连源极S的公共端接地,mos管Q15由第一驱动电路控制，mos管Q20由第二驱动电路控制，mos管Q16由第三驱动电路控制，mos管Q21由第四驱动电路控制。当第一驱动电路驱动mos管Q15打开，且第四驱动电路驱动mos管Q21打开时，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片销毁系统，其特征在于：包括单片机(1)、控制电路(2)、锂电池(3)和芯片(4)，所述单片机(1)与控制电路(2)连接，用于控制控制电路(2)周期性交替输出脉冲式正电压和负电压，所述控制电路(2)与芯片(4)连接，用于通过输出的脉冲式正电压和负电压击穿芯片(4)，所述控制电路(2)与锂电池(3)连接。2.根据权利要求1所述的一种芯片销毁系统，其特征在于：所述控制电路(2)输出的正电压和负电压各占50％占空比，拓扑为全桥结构。3.根据权利要求1或2所述的一种芯片销毁系统，其特征在于：所述控制电路(2)包括mos管Q15、Q16、Q20和Q21，所述mos管Q15和Q16的两个相连漏极D的公共端与锂电池(3)的输入端VIN+连接，所述mos管Q15的源极S与mos管Q20的漏极D连接，所述mos管Q16的源极S与mos管Q21的漏极D连接，所述mos管Q20和Q21的两个相连源极S的公共端接地,所述mos管Q15由第一驱动电路控制，所述mos管Q20由第二驱动电路控制，所述mos管Q16由第三驱动电路控制，所述mos管Q21由第四驱动电路控制。4.根据权利要求3所述的一种芯片销毁系统，其特征在于：所述mos管Q15和Q20的公共端与芯片(4)的一端连接，所述mos管Q16和Q21的公共端与芯片(4)的另一端连接。5.根据权利要求3所述的一种芯片销毁系统，其特征在于：所述第一驱动电路包括光耦U1和三极管Q29、Q30，所述光耦U1通过电阻R58与三极管Q29和Q30的两个相连基极b的公共端连接，所述三极管Q29和Q30的两个相连发射极e的公共端通过电阻R34与mos管Q15的栅极G连接，所述电阻R34和mos管Q15的公共端通过电阻R38与mos管Q15和Q20的公共端连接，所述电阻R38与二极管D10并联，所述三极管Q29的集电极c连接至15V电压，所述三极管Q30的集电极c与mos管Q15和Q20的公共端连接，所述光耦U1连接至15V电压，所...

【专利技术属性】
技术研发人员：徐东海，刘建刚，张晓亮，邵恒涛，顾云飞，徐江海，
申请(专利权)人：常州市红光电能科技股份有限公司，
类型：新型
国别省市：