【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小、以及半导体器件高度集成化的发展，金属氧化物半导体(MOS)器件的关键尺寸也不断缩小，栅极长度和栅极间距也随之缩小至更小的尺寸，相应地，半导体器件的制作工艺也在不断的改进中，以满足人们对器件性能的要求。
[0003]SRAM器件的可靠性对于保证电学应用的稳定和安全的操作来说是至关重要的，目前，对于SRAM的制造流程以及可靠性都有待改进。
技术实现思路
[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底，包括器件单元区；沟道结构层，位于所述器件单元区的所述衬底上，所述沟道结构沿第一方向延伸且沿第二方向平行排列，所述第二方向垂直于所述第一方向，在所...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，包括器件单元区；沟道结构层，位于所述器件单元区的所述衬底上，所述沟道结构沿第一方向延伸且沿第二方向平行排列，所述第二方向垂直于所述第一方向，在所述器件单元区中，所述沟道结构层包括第一类沟道结构层和第二类沟道结构层，沿所述第一方向，所述第一类沟道结构层的端部相对于同侧的第二类沟道结构层的端部向内缩进；介电墙，位于相邻所述沟道结构层之间的衬底上，且所述介电墙覆盖所述沟道结构的相对侧壁；器件栅极结构，位于所述衬底的顶部且横跨所述沟道结构层和介电墙，所述器件栅极结构覆盖所述沟道结构层和介电墙的部分顶部和部分侧壁、以及所述介电墙的部分顶部；源漏掺杂层，位于所述器件栅极结构两侧的沟道结构层中，且在所述第一类沟道结构层的端部向内缩进的位置处，所述第二类沟道结构层中的源漏掺杂层还沿所述第二方向延伸覆盖部分宽度或全部宽度的所述介电墙端面。2.如权利要求1所述的半导体结构，其特征在于，在所述第一类沟道结构层的端部向内缩进的位置处，所述介电墙沿所述第一方向的端部与所述器件栅极结构的侧壁相齐平。3.如权利要求1所述的半导体结构，其特征在于，所述衬底包括存储单元区，且所述存储单元区包括相邻接且中心对称的器件单元区，所述器件单元区均包括传输门晶体管区、下拉晶体管区和上拉晶体管区；所述第一类沟道结构层位于所述上拉晶体管区中，所述第二类沟道结构层位于所述传输门晶体管区和下拉晶体管区中，所述传输门晶体管区和下拉晶体管区共用所述第二类沟道结构层，且所述第一类沟道结构层露出所述传输门晶体管区的部分第二类沟道结构层。4.如权利要求1所述的半导体结构，其特征在于，在所述第一类沟道结构层的端部向内缩进的位置处，所述第二类沟道结构层中的源漏掺杂层沿所述第二方向延伸覆盖所述介电墙端面的宽度，占所述介电墙宽度的10％至100％。5.如权利要求1所述的半导体结构，其特征在于，所述介电墙的材料包括氮化硅、氮氧化硅、碳化硅、碳氮氧化硅、碳氮化硅和碳氮硼化硅中的一种或多种。6.如权利要求1所述的半导体结构，其特征在于，所述器件栅极结构为金属栅极结构；所述器件栅极结构包括栅极介质层、以及覆盖所述栅介质层的栅电极层；所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种；所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。7.如权利要求1所述的半导体结构，其特征在于，沿所述衬底表面的法线方向上，所述沟道结构层与所述衬底间隔设置，且所述沟道结构层包括一个或多个间隔设置的沟道层；所述器件栅极结构环绕覆盖所述沟道层的顶部、侧部和底部；或者，所述沟道结构层为凸立于所述衬底上的鳍部。8.一种半导体结构的形成方法，其特征在于，包括：提供衬底，包括器件单元区，所述器件单元区的衬底顶部形成有多个沟道结构，所述沟道结构沿第一方向延伸且沿第二方...
【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。