一种用于电源管理芯片的过零检测电路制造技术

本发明专利技术请求保护一种用于电源管理芯片的过零检测电路，包括自适应失调电压产生电路、延时调节电路及低边功率管驱动信号产生电路。本发明专利技术采用自适应失调电压产生电路产生一个与电源管理芯片的输出电压V

【技术实现步骤摘要】
一种用于电源管理芯片的过零检测电路


[0001]本专利技术属于微电子
，具体涉及一种用于电源管理芯片的过零检测电路。

技术介绍

[0002]随着电源管理技术日趋成熟，电源管理芯片已经成为了电子产品中不可缺少的一部分。在电源管理芯片的DCM模式工作中，为了获得更高的转换效率，当电感电流放电到0A时，需要及时的关闭低边功率管。
[0003]图1为一种传统的过零检测电路，主要由一个比较器和逻辑电路构成。比较器将低边功率管的漏端电压V
SW
与功率地电压0V进行比较，并经过逻辑电路后，触发过零检测信号ZCD并输出到驱动级电路，关闭低边功率管，防止电感电流过零。传统的过零检测电路需要高精度、高速的比较器，其实现难度较大，且功耗较大，使得传统的过零检测电路在高精度电源管理芯片系统中的应用受到限制。

技术实现思路

[0004]本专利技术旨在解决以上现有技术的问题。提出了一种用于电源管理芯片的过零检测电路。本专利技术的技术方案如下：
[0005]一种用于电源管理芯片的过零检测电路，其包括自适应失调电压产生电路、延时调节电路及低边功率管驱动信号产生电路，其中，所述自适应失调电压产生电路的信号输出端接所述延时调节电路的信号输入端，所述延时调节电路的信号输出端接所述低边功率管驱动信号产生电路的信号端，所述低边功率管驱动信号产生电路的信号输出端接所述延时调节电路的信号输入端；所述自适应失调电压产生电路为所述延时调节电路提供一个与低边功率管的漏极电压V
sw
相叠加的且与电源管理芯片的输出电压V
out
线性相关的失调电压，所述延时调节电路为所述低边功率管驱动信号产生电路提供控制信号，所述低边功率管驱动信号产生电路在电路输出端Toff产生一个方波信号(即电源管理芯片的低边功率管驱动信号端Toff的信号)，及时关断低边功率管，以实现高精度的过零检测。
[0006]进一步的，所述自适应失调电压产生电路包括：NMOS管M1、PMOS管M2、PMOS管M3、电阻R1、电阻R2、电阻R3及电阻R4，其中电阻R1的一端与电源管理芯片输出端VOUT相连，电阻R1的另一端分别与NMOS管M1的栅极以及电阻R2的一端相连，PMOS管M2的源极分别与PMOS管M3的源极以及外部电源VDD相连，PMOS管M2的栅极分别与PMOS管M3的栅极、PMOS管M2的漏极以及NMOS管M1的漏极相连，NMOS管M1的源极与电阻R3的一端相连，电阻R3的另一端分别与电阻R2的另一端以及外部地线GND相连，PMOS管M3的漏极分别与动态比较器的反相输入端以及电阻R4的一端相连，电阻R4的另一端与电源管理芯片的低边功率管的漏极SW相连。
[0007]进一步的，所述延时调节电路包括：动态比较器、双向移位寄存器a、双向移位寄存器b、开关S1_1、开关S1_2、
…
、开关S1_(n
‑
1)、开关S1_n、开关S2_1、开关S2_2、
…
、开关S1_(m
‑
1)、开关S2_m、逻辑电路a、逻辑电路b、或非门nor1、或非门nor2、与门and1、与门and2、反相器inv1及反相器inv2，n、m表示开关数，其中动态比较器的同相输入端与参考电压端Vref
相连，动态比较器的时钟控制端CLK与反相器inv2的输出端相连，动态比较器的输出端L/R分别与双向移位寄存器a的输入端S1、双向移位寄存器b的输入端S2以及逻辑电路a的一输入端相连，双向移位寄存器a的输入端CLK1与与门and1的输出端相连，双向移位寄存器a的输入端RST1与电源管理芯片模式控制端DCM_Mode相连，双向移位寄存器a的输出端L1_1与开关S1_1的控制端相连，双向移位寄存器a的输出端L1_2与开关S1_2的控制端相连，
…
，双向移位寄存器a的输出端L1_(n
‑
1)与开关S1_(n
‑
1)的控制端相连，双向移位寄存器a的输出端L1_n与开关S1_n的控制端相连，双向移位寄存器a有n个输出端，即输出端L1_1、输出端L1_2、
…
、输出端L1_(n
‑
1)、输出端L1_n，每个输出端接对应的一个开关的控制端，双向移位寄存器b的输入端CLK2与与门and2的输出端相连，双向移位寄存器b的输入端RST2分别与与门and1的一输入端以及反相器inv1的输出端相连，双向移位寄存器b的输出端L2_1与开关S2_1的控制端相连，双向移位寄存器b的输出端L2_2与开关S2_2的控制端相连，
…
，双向移位寄存器b的输出端L2_(m
‑
1)与开关S2_(m
‑
1)的控制端相连，双向移位寄存器b的输出端L2_m与开关S2_m的控制端相连，双向移位寄存器b有m个输出端，即输出端L2_1、输出端L2_2、
…
、输出端L2_(m
‑
1)、输出端L2_m，每个输出端接对应的一个开关的控制端，双向移位寄存器b的输出标志位tab1与逻辑电路b的一输入端相连，双向移位寄存器b的输出标志位tab2与逻辑电路b的另一输入端相连，逻辑电路a的另一输入端与电源管理芯片的高边功率管驱动信号Ton相连，逻辑电路b的输出端与或非门nor1的一输入端相连，或非门nor1的输出端与或非门nor2的一输入端相连，或非门nor2的另一输入端与逻辑电路a的输出端相连，或非门nor2的输出端分别与或非门nor1的另一输入端、反相器inv1的输入端、与门and2的一输入端以及输出端Q1相连。
[0008]进一步的，所述低边功率管驱动信号产生电路包括：延时单元Dly1_1、延时单元Dly1_2、
…
、延时单元Dly1_(n
‑
1)、延时单元Dly1_n、延时单元Dly2_1、延时单元Dly2_2、
…
、延时单元Dly2_(m
‑
1)、延时单元Dly2_m及D触发器，n、m表示延时单元数，其中延时单元Dly1_1的输入端分别与D触发器的输入端clk以及电源管理芯片的低边功率管驱动的触发信号端Toff1相连，延时单元Dly1_1的输出端分别与延时单元Dly1_2的输入端以及开关S1_1的输入端相连，延时单元Dly1_2的输出端分别与其下一级延时单元即延时单元Dly1_3的输入端以及开关S1_2的输入端相连，
…
，延时单元Dly1_(n
‑
1)的输出端分别与延时单元Dly1_n的输入端以及开关S1_(n
‑
1)的输入端相连，延时单元Dly1_n的输出端与开关S1_n的输入端相连，开关S1_1的输出端分别与开关S1_2的输出端、
…
、开关S1_(n
‑
1)的输出端、开关S1_n的输出端以及延时单元Dly2_1的输入端相连，延时单元Dly2_1的输出端分别与延时单元Dly2_2的输入端以及开关S2_1的输入端相连，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于电源管理芯片的过零检测电路，其特征在于，包括：自适应失调电压产生电路(1)、延时调节电路(2)及低边功率管驱动信号产生电路(3)，其中，所述自适应失调电压产生电路(1)的信号输出端连接所述延时调节电路(2)的信号输入端，所述延时调节电路(2)的信号输出端连接所述低边功率管驱动信号产生电路(3)的信号端，所述低边功率管驱动信号产生电路(3)的信号输出端接所述延时调节电路(2)的信号输入端；所述自适应失调电压产生电路(1)用于为所述延时调节电路(2)提供一个与低边功率管的漏极电压V
sw
相叠加的且与电源管理芯片的输出电压V
out
线性相关的失调电压，所述延时调节电路(2)用于为所述低边功率管驱动信号产生电路(3)提供控制信号，所述低边功率管驱动信号产生电路(3)在电路输出端Toff产生一个方波信号即电源管理芯片的低边功率管驱动信号端Toff的信号，用于及时关断低边功率管，以实现过零检测。2.根据权利要求1所述的一种用于电源管理芯片的过零检测电路，其特征在于，所述自适应失调电压产生电路(1)包括：NMOS管M1、PMOS管M2、PMOS管M3、电阻R1、电阻R2、电阻R3及电阻R4，其中电阻R1的一端与电源管理芯片输出端VOUT相连，电阻R1的另一端分别与NMOS管M1的栅极以及电阻R2的一端相连，PMOS管M2的源极分别与PMOS管M3的源极以及外部电源VDD相连，PMOS管M2的栅极分别与PMOS管M3的栅极、PMOS管M2的漏极以及NMOS管M1的漏极相连，NMOS管M1的源极与电阻R3的一端相连，电阻R3的另一端分别与电阻R2的另一端以及外部地线GND相连，PMOS管M3的漏极分别与动态比较器的反相输入端以及电阻R4的一端相连，电阻R4的另一端与电源管理芯片的低边功率管的漏极SW相连。3.根据权利要求1所述的一种用于电源管理芯片的过零检测电路，其特征在于，所述延时调节电路(2)包括：动态比较器、双向移位寄存器a、双向移位寄存器b、开关S1_1、开关S1_2、
…
、开关S1_(n
‑
1)、开关S1_n、开关S2_1、开关S2_2、
…
、开关S1_(m
‑
1)、开关S2_m、逻辑电路a、逻辑电路b、或非门nor1、或非门nor2、与门and1、与门and2、反相器inv1及反相器inv2，n、m表示开关数，其中动态比较器的同相输入端与参考电压端Vref相连，动态比较器的时钟控制端CLK与反相器inv2的输出端相连，动态比较器的输出端L/R分别与双向移位寄存器a的输入端S1、双向移位寄存器b的输入端S2以及逻辑电路a的一输入端相连，双向移位寄存器a的输入端CLK1与与门and1的输出端相连，双向移位寄存器a的输入端RST1与电源管理芯片模式控制端DCM_Mode相连，双向移位寄存器a的输出端L1_1与开关S1_1的控制端相连，双向移位寄存器a的输出端L1_2与开关S1_2的控制端相连，
…
，双向移位寄存器a的输出端L1_(n
‑
1)与开关S1_(n
‑
1)的控制端相连，双向移位寄存器a的输出端L1_n与开关S1_n的控制端相连，双向移位寄存器a有n个输出端，即输出端L1_1、输出端L1_2、
…
、输出端L1_(n
‑
1)、输出端L1_n，每个输出端接对应的一个开关的控制端，双向移位寄存器b的输入端CLK2与与门and2的输出端相连，双向移位寄存器b的输入端RST2分别与与门and1的一输入端以及反相器inv1的输出端相连，双向移位寄存器b的输出端L2_1与开关S2_1的控制端相连，双向移位寄存器b的输出端L2_2与开关S2_2的控制端相连，
…
，双向移位寄存器b的输出端L2_(m
‑
1)与开关S2_(m
‑
1)的控制端相连，双向移位寄存器b的输出端L2_m与开关S2_m的控制端相连，双向移位寄存器b有m个输出端，即输出端L2_1、输出端L2_2、
…
、输出端L2_(m
‑
1)、输出端L2_m，每个输出端接对应的一个开关的控制端，双向移位寄存器b的输出标志位tab1与逻辑电路b的一输入端相连，双向移位寄存器b的输出标志位tab2与逻辑电路b的另一输入端相连，逻辑电路a的另一输入端与电源管理芯片的高边功率管驱动信号Ton相连，逻辑电路b的
输出端与或非门nor1的一输入端相连，或非门nor1的输出端与或非门nor2的一输入端相连，或非门nor2的另一输入端与逻辑电路a的输出端相连，或非门nor2的输出端分别与或非门nor1的另一输入端、反相器inv1的输入端、与门and2的一输入端以及输出端Q1相连。4.根据权利要求1所述的一种用于电源管理芯片的过零检测电路，其特征在于，所述低边功率管驱动信号产生电路(3)包括：延时单元Dly1_1、延时单元Dly1_2、
…
、延时单元Dly1_(n
‑
1)、延时单元Dly1_n、延时单元Dly2_1、延时单元Dly2_2、
…
、延时单元Dly2_(m
‑
1)、延时单元Dly2_m及D触发器，n、m表示延时单元数，其中延时单元Dly1_1的输入端分别与D触发器的输入端clk以及电源管理芯片的低边功率管驱动的触发信号端Toff1相连，延时单元Dly1_1的输出端分别与延时单元Dly1_2的输入端以及开关S1_1的输入端相连，延时单元Dly1_2的输出端分别与其下一级延时单元即延时单元Dly1_3的输入端以及开关S1_2的输入端相连，
…
，延时单元Dly1_(n
‑
1)的输出端分别与延时单元Dly1_n的输入端以及开关S1_(n
‑
1)的输入端相连，延时单元Dly1_n的输出端与开关S1_n的输入端相连，开关S1_1的输出端分别与开关S1_2的输出端、
…
、开关S1_(n
‑
1)的输出端、开关S...

【专利技术属性】
技术研发人员：周前能，操雷，李红娟，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：