半导体器件以及制造该半导体器件的方法技术

提供了一种半导体器件以及制造该半导体器件的方法。该半导体器件包括：基板，包括依次堆叠的下半导体膜、掩埋绝缘膜和上半导体膜；元件隔离膜，在基板内部限定有源区并包括相对于硅氧化物具有蚀刻选择性的材料；在上半导体膜内部的第一栅极沟槽；第一栅电极，填充第一栅极沟槽的一部分；在元件隔离膜内部的第二栅极沟槽；以及第二栅电极，填充第二栅极沟槽的一部分，其中元件隔离膜的底侧在下半导体膜内部。部。部。

【技术实现步骤摘要】
半导体器件以及制造该半导体器件的方法


[0001]本公开涉及半导体器件以及制造该半导体器件的方法。

技术介绍

[0002]掩埋沟道阵列晶体管(BCAT)可以包括掩埋在沟槽内的栅电极以最小化短沟道效应。
[0003]另一方面，随着半导体存储器件逐渐变得高度集成，各个电路图案被进一步小型化以在相同的面积中实现更多的半导体器件。电路图案的这样的小型化在半导体器件的制造工艺中引起许多问题。
[0004]特别地，随着半导体器件变得高度集成，泄漏电流的影响逐渐增加。这样的泄漏电流出现在半导体器件的各个部分中。特别地，由于DRAM(动态随机存取存储器)的刷新特性受到泄漏电流的极大的影响，所以期望能够最小化泄漏电流的半导体器件。

技术实现思路

[0005]本公开的方面提供具有提高的产品可靠性的半导体器件。
[0006]本公开的方面还提供用于制造具有提高的产品可靠性的半导体器件的方法。
[0007]根据本公开的一方面，提供一种半导体器件，该半导体器件包括：基板，包括依次堆叠的下半导体膜、掩埋绝缘膜和上半导体膜；元件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板，包括依次堆叠的下半导体膜、掩埋绝缘膜和上半导体膜；元件隔离膜，在所述基板内部限定有源区并包括相对于硅氧化物具有蚀刻选择性的材料；第一栅极沟槽，在所述上半导体膜内部；第一栅电极，填充所述第一栅极沟槽的一部分；第二栅极沟槽，在所述元件隔离膜内部；以及第二栅电极，填充所述第二栅极沟槽的一部分，其中所述元件隔离膜的底侧在所述下半导体膜内部。2.根据权利要求1所述的半导体器件，还包括：在所述元件隔离膜和所述基板之间的导电图案。3.根据权利要求2所述的半导体器件，其中所述导电图案沿着所述元件隔离膜延伸。4.根据权利要求1所述的半导体器件，还包括：在所述掩埋绝缘膜和所述上半导体膜之间的第一粘合层。5.根据权利要求4所述的半导体器件，还包括：在所述下半导体膜和所述掩埋绝缘膜之间的第二粘合层。6.根据权利要求4所述的半导体器件，其中所述掩埋绝缘膜包括与所述第一粘合层不同的材料。7.根据权利要求5所述的半导体器件，其中所述第一粘合层包括与所述第二粘合层相同的材料。8.根据权利要求1所述的半导体器件，还包括：在所述下半导体膜和所述掩埋绝缘膜之间的第二粘合层。9.根据权利要求1所述的半导体器件，其中所述第一栅极沟槽的底侧在所述上半导体膜内部。10.根据权利要求1所述的半导体器件，其中所述第二栅极沟槽的底侧在所述掩埋绝缘膜内部。11.一种半导体器件，包括：基板，包括依次堆叠的下半导体膜、掩埋绝缘膜和上半导体膜；元件隔离膜，在所述基板内部限定有源区并具有在所述下半导体膜内部的底侧；导电图案，在所述元件隔离膜和所述基板之间沿着所述元件隔离膜延伸；第一栅极沟槽，穿透所述上半导体膜的一部分并具有在所述上半导体膜内部的底侧；第一栅电极，填充所述第一栅极沟槽的一部分；第二栅极沟槽，在所述元件隔...

【专利技术属性】
技术研发人员：朴台镇，高洁，金俊秀，尹炅炫，车宜俊，金熙中，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：