低功耗视频应用中的新型SRAM架构电路制造技术

本发明专利技术涉及低功耗视频应用中的新型SRAM架构电路，在进行读操作时，两条位线BL和BR最初都浮空在高电平上，不失一般性，可以假设Q最初为0而QB最初为1，QB和BR都应当保持为1，当字线WL电压上升时，BL应当通过驱动管ML1和存取管ML3被下拉至GND，在BL被下拉的同时，节点Q却趋于上升，因为虽然ML1使Q保持在低电平GND，但从ML3流入的电流却使Q升高，因此，驱动管ML1必须比存取管ML3强，在本设计中采取将字线BL、BR和位线WL连接到低于单元电源的电压来获得更好的静态噪声裕度SNM。该低功耗视频应用中的新型SRAM架构电路，通过所提出的6TSRAM架构使用三个电源电压，通过研究像素数据的特性，采用此技术，来提高读写模式下的静态噪声限度。来提高读写模式下的静态噪声限度。来提高读写模式下的静态噪声限度。

【技术实现步骤摘要】
低功耗视频应用中的新型SRAM架构电路


[0001]本专利技术涉及SRAM架构
，具体为一种低功耗视频应用中的新型SRAM架构电路。

技术介绍

[0002]通信网络的广泛普及，加上功能强大的智能手机的日益普及，推动了无线通信中多媒体服务需求的指数级增长，随着越来越多的功能被集成到手持移动设备中，这些设备相应的功耗也在增加，因此，对于支持多媒体应用的移动设备来说，提供更低的功耗以延长这些设备的电池寿命至关重要。
[0003]在传统的单电源6TSRAM架构上进行改进，进行低功耗下视频图像处理的方法有很多，如采用混合SRAM结构、双电源电压结构、写辅助电路和纠错码等方法，其中，降低电源电压是VLSI系统中最有效的降功耗技术之一，因为动态功耗与VDD2呈正比，然而，SRAM位单元的噪声裕度降低是SRAM在低电压下失效的主要原因，SRAM位单元的噪声裕度对最小单元电源电压有一个限制，HNM、SNM和WNM分别是SRAM位单元在空闲、读和写模式下，在失去其存储值之前所能容忍的最大噪声量，降低电源电压会很大程度上降低噪声裕度，并导致位单元不稳定，因此，在低压操作过程中，特别是在大规模技术中，工艺、电压和温度的显著变化会引起SRAM位单元的失效概率显著增加。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供了一种低功耗视频应用中的新型SRAM架构电路，具备在低电压下依然能够保证视频的质量等优点，解决了在大规模技术中，工艺、电压和温度的显著变化会引起SRAM位单元的失效概率显著增加的问题。r/>[0005]为实现上述目的，本专利技术提供如下技术方案：低功耗视频应用中的新型SRAM架构电路，包括以下步骤：
[0006]1)在进行读操作时，两条位线BL和BR最初都浮空在高电平上；
[0007]2)不失一般性，可以假设Q最初为0而QB最初为1，QB和BR都应当保持为1；
[0008]3)当字线WL电压上升时，BL应当通过驱动管ML1和存取管ML3被下拉至GND；
[0009]4)在BL被下拉的同时，节点Q却趋于上升；
[0010]5)因为虽然ML1使Q保持在低电平GND，但从ML3流入的电流却使Q升高，因此，驱动管ML1必须比存取管ML3强；
[0011]6)在本设计中采取将字线BL、BR和位线WL连接到低于单元电源的电压来获得更好的静态噪声裕度SNM；
[0012]7)在进行写操作时，同样假设Q最初为0并且希望写1到这个单元中，BL被预充至高电平并保持浮空，而BR被写驱动器下拉；
[0013]8)由上述的读操作可知读稳定性约束的限制，BL将不能通过ML3强制使Q的电平升高，因此该单元必须通过MR3强制使QB的电平降低才能写入；
[0014]9)但MR2阻止这一操作，因此MR2必须比MR3弱才能使QB下拉至足够低的电平；
[0015]10)采取将字线BL、BR和位线WL连接到高于单元电源的电压来获得更好的写噪声裕度WNM；
[0016]11)一旦QB下降至低电平，ML1变为截止而ML2变为导通，于是就将Q上拉至所希望的高电平。
[0017]进一步，所述三电源主要是指三个不同的低电位，分别为GNDH、GND和GNDL。
[0018]进一步，所述在视频应用中，如果设计能保持输出图像足够的质量，则存储或计算过程中的错误是可以接受的。
[0019]进一步，所述视频数据中的亮度和色度像素大致可以分为高阶位HOBs和低阶位LOBs。
[0020]进一步，所述当单比特位置的注入错误而导致质量下降时，错误发生在高阶位HOBs上时质量退化更强烈。
[0021]进一步，所述在这个存储器中，单元的电源电压是垂直路由的，并且在一列中的SRAM位单元的电源电压是连接在一起的。
[0022]进一步，所述每一列都有一个动态电源控制器，允许根据其操作和期望的图像质量控制电源供电电压。
[0023]进一步，所述读模式下，被保护的SRAM位单元的地电压连接到GNDL，不受保护的位单元的地电压连接到GND，降低错误发生在保护位上的概率。
[0024]进一步，所述写和空闲模式下，所有的SRAM位单元的地电压都连接到GNDH，来获得小于VDD的单元电压，这种更小的单元电压使位单元更容易编写，同时，随着功耗的降低图像质量也在增加。
[0025]进一步，所述在读操作期间，存储阵列中的128个WL中的一个被打开，这使得这一行的所有位经历读压力。
[0026]与现有技术相比，本申请的技术方案具备以下有益效果：
[0027]1、该低功耗视频应用中的新型SRAM架构电路，通过所提出的6TSRAM架构使用三个电源电压，通过研究像素数据的特性，采用此技术，来提高读写模式下的静态噪声限度，并降低在空闲模式下的泄漏电流，从而允许低功耗多媒体应用的电源电压大幅调整，使得视频应用即使工作在低电压下依然能够保证视频的质量，达到动态功耗质量平衡。
[0028]2、该低功耗视频应用中的新型SRAM架构电路，通过使用较低的电压存储低阶位，而使用较高的电压存储高阶位，提出的6TSRAM与三个电源电压对抗稳定性降低和减少低电源电压的泄漏，同时此电路面积利用率较高，此外，该架构允许在运行时针对不同的输入和不同的应用进行动态的功耗质量权衡，与双电源电压SRAM结构相比，HOBs和LOBs都可以有低或高电压的操作。
附图说明
[0029]图1为本专利技术结构中双电源SRAM体系结构的总体架构图；
[0030]图2为本专利技术结构中6TSRAM的基本单元；
[0031]图3为本专利技术结构中动态电源时序图；
[0032]图4为本专利技术结构中三电源SRAM的总体架构图；
[0033]图5为本专利技术结构中SRAM阵列电源根据读写操作的切换图。
具体实施方式
[0034]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0035]请参阅图1
‑
5，实施例一：低功耗视频应用中的新型SRAM架构电路，包括以下步骤：
[0036]1)在进行读操作时，两条位线BL和BR最初都浮空在高电平上；
[0037]2)不失一般性，可以假设Q最初为0而QB最初为1，QB和BR都应当保持为1；
[0038]3)当字线WL电压上升时，BL应当通过驱动管ML1和存取管ML3被下拉至GND；
[0039]4)在BL被下拉的同时，节点Q却趋于上升；
[0040]5)因为虽然ML1使Q保持在低电平GND，但从ML3流入的电流却使Q升高，因此，驱动管ML1必须比存取管ML3强；
[0041]6)在本设计中采取将字线BL、BR和位线WL连接到低于单元电源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.低功耗视频应用中的新型SRAM架构电路，其特征在于，包括以下步骤：1)在进行读操作时，两条位线BL和BR最初都浮空在高电平上；2)不失一般性，可以假设Q最初为0而QB最初为1，QB和BR都应当保持为1；3)当字线WL电压上升时，BL应当通过驱动管ML1和存取管ML3被下拉至GND；4)在BL被下拉的同时，节点Q却趋于上升；5)因为虽然ML1使Q保持在低电平GND，但从ML3流入的电流却使Q升高，因此，驱动管ML1必须比存取管ML3强；6)在本设计中采取将字线BL、BR和位线WL连接到低于单元电源的电压来获得更好的静态噪声裕度SNM；7)在进行写操作时，同样假设Q最初为0并且希望写1到这个单元中，BL被预充至高电平并保持浮空，而BR被写驱动器下拉；8)由上述的读操作可知读稳定性约束的限制，BL将不能通过ML3强制使Q的电平升高，因此该单元必须通过MR3强制使QB的电平降低才能写入；9)但MR2阻止这一操作，因此MR2必须比MR3弱才能使QB下拉至足够低的电平；10)采取将字线BL、BR和位线WL连接到高于单元电源的电压来获得更好的写噪声裕度WNM；11)一旦QB下降至低电平，ML1变为截止而ML2变为导通，于是就将Q上拉至所希望的高电平。2.根据权利要求1所述的低功耗视频应用中的新型SRAM架构电路，其特征在于：所述三电源主要是指三个不同的低电位，分别为GNDH、GND和GNDL。3.根据权利要求1所述的低功耗视频应用中的新型SRAM架构电路，其特征在于：所述在视频应用中，如果设计能保持输出图像足够的质量，则...

【专利技术属性】
技术研发人员：谢峰，毛凌锋，
申请(专利权)人：浙江甬聚电子科技有限公司，
类型：发明
国别省市：