改进的功率器件的设计和制造制造技术

本文描述了一种器件。该器件包括位于SiC基板上的单位单元。该单位单元包括闸极绝缘膜、井区中的沟槽、具有第二导电类型的第一下沉区和具有第二导电类型的第二下沉区。第一下沉区的深度等于或大于井区的深度。第一下沉区和第二下沉区中的每一者与具有第一导电类型的区域接触以形成p

【技术实现步骤摘要】
【国外来华专利技术】改进的功率器件的设计和制造
相关申请的交叉引用
[0001]本申请涉及2019年3月13日提交的名称为“经改良的功率器件的设计和制造”的美国序列号16/352698；2019年6月4日提交的名称为“自对准功率器件的设计与制造”的美国序列号16/431655；2021年6月9日提交的名称为“自对准功率器件的设计与制造”的美国序列号17/342761；2019年4月3日提交的名称为“具有反转通道的功率器件的设计与制造”的美国序列号16/374025；2019年8月25日提交的名称为“设计和制造坚固、高性能的设备”的美国序列号16/550249；2021年4月15日提交的名称为“设计和制造坚固、高性能的设备”的美国序列号17/231301；2021年4月28日提交的名称为“设计和制造坚固、高性能的设备”的美国序列号17/242650；2020年1月31日提交的名称为“改进的SIC肖特基二极管性能”的美国序列号16/777928；2020年11月16日提交的名称为“改进的SIC肖特基二极管性能”的美国序列号17/099305；2019年10月31日提交的名称为“碳化硅功率器件”的美国序列号16/670963；2020年1月14日提交的名称为“碳化硅功率器件”的美国序列号16/741800；2020年7月31日提交的名称为“具有增大交叉电流的功率器件的设计和制造”的美国序列号16/945781；2021年4月12日提交的名称为“具有增大交叉电流的功率器件的设计和制造”的美国序列号17/227897；2021年4月12日提交的名称为“具有增大交叉电流的功率器件的设计和制造”的美国序列号17/227921；2021年4月12日提交的名称为“具有增大交叉电流的功率器件的设计和制造”的美国序列号17/227936；2021年4月12日提交的名称为“具有增大交叉电流的功率器件的设计和制造”的美国序列号17/227951；和2020年8月31日提交的名称为“多晶向反转通道器件”的美国序列号17/0070140本申请要求2020年8月31日提交的名称为“功率器件”的临时申请美国序列号63/072473的优先权；并且上述申请和上述申请的公开内容以引用方式整体并入本文。
[0002]本专利技术涉及使用垂直碳化硅(SiC)双注入金属氧化物半导体场效应晶体管(double
‑
implantation metal oxide semiconductor field
‑
effect transistor,DMOSFET)的功率半导体器件。功率金属氧化物半导体场效应晶体管(MOSFET)是一种特定类型的被设计用于处理高功率电平的MOSFET。
[0003]此外，本专利技术涉及4H
‑
SiC器件，该4H
‑
SiC器件包括具有叉指n型区域和P型区域的二极管和晶体管，诸如具有叉指N型区域和P型区域的接面势垒肖特基(junction barrier Schottky,JBS)二极管、混合式PiN/肖特基(merged PiN/Schottky,MPS)二极管、金属氧化物半导体场效应晶体管(MOSFET)和接面型场效应晶体管(junction field effect transistor,JFET)。

技术介绍

[0004]硅基功率器件长期主导着电力电子器件应用和电力系统应用。另一方面，与硅(Eg＝1.1eV)相比，SiC是一种具有更宽带隙(Eg)(Eg＝3.3eV)的材料；因此，SiC的阻断电压比Si更高。与Si(Si的击穿电场为0.3
×
106V/cm)相比，SiC的击穿电场(3
×
106V/cm至5
×
106V/cm)更高并且是更好的热导体(SiC为3.7(W/cm
‑
K)，而Si为1.6(W/cm
‑
K))。SiC已经成为功率
MOSFET的首选材料。然而，“即使成功地将SiC功率MOSFET投入商业市场，但是仍然有多个关键的可靠性问题尚未完全解决”[来源：SiC功率MOSFET的关键可靠性问题由美国陆军研究实验室的莱利斯、D.哈伯萨特、R.格林和E.穆罗公布于ECS交易，58(4)87
‑
93(2013)，DOI：10.1149/05804.0087ecst]。
[0005]SiC存在于被称为多型体的多晶型晶体结构中，例如3C
‑
SiC、4H
‑
SiC、6H
‑
SiC。图1A是B.J.巴利加在先进的高压功率器件概念(施普林格出版社，2011年)中报告的现有技术SiC DMOSFET结构。图1B图示了为图1A的现有技术SiC DMOSFET结构而模拟的电场等值线。5
‑
kV屏蔽4H
‑
SiC反转模式功率MOSFET结构的表面附近的电场分布如图1B所示，以能够对接面闸场效应晶体管(JFET)区域和闸极区域中的电场进行检查。在该现有技术器件中可以观察到P+屏蔽区的边缘处的电场的尖峰，其将产生闸极氧化层中的高电场，从而导致该MOSFET器件的性能不良。图1C图示了屏蔽4H
‑
SiC反转模式MOSFET中的电场分布。图中的模拟结果显示，对于图1A中的现有技术的SiC DMOSFET结构，闸极氧化层中的电场高达4MV/cm。
[0006]典型的SiC MOSFET器件结构(诸如图1A所示的结构)在p井区的拐角处产生高电场集中，这导致在闸极氧化层中产生高电场，尤其是在高汲极偏压(阻断模式)操作期间。4H
‑
SiC击穿的高临界电场(≈3MV/cm)会在闸极氧化层中产生非常高(>5Mv/cm)的电场。在闸极氧化层中的此类高电场下观察到Fowler
‑
Nordheim隧穿电流，这可能在闸极氧化层中产生陷井电荷，从而导致器件的可靠性差。
[0007]Si的制程使用掺杂剂扩散等技术，但是这些常规制程无法用于制造SiC器件，因为在1800℃以下的温度下，SiC中的扩散系数可忽略不计。SiC器件是通过离子注入源极区和p井区两者来制造，但是难以在SiC中进行离子注入和深离子注入。因此，长期以来，人们一直认为需要对功率器件进行改良，以解决SiC功率MOSFET的可靠性问题。
[0008]此外，由于在最先进的SiC平面DMOSFET上可实现的MOS通道迁移率有限(10cm2/Vs至25cm2/Vs)，因此有必要形成具有亚微米通道长度的MOS通道，以使功率MOSFET的整体导通电阻不会显著降低。“如果使用不同的屏蔽形成p井区和N+源极区，则两个屏蔽的错位会导致单元每侧的通道长度不一致。为了避免阈值电压(Vth)下降和击穿电压(Vbr)下降，N+屏蔽相对于P井采用自对准方式。”[来源：1.2kV4H SiC DMOSFET的设计与制造，由R.Huang等人公布于2016年第13届中国国际半导体照明论坛：第三代半导体国际会议(SSLChina：IFW本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种包括位于SiC基板上的单位单元的器件，所述单位单元包括：闸极绝缘膜，井区中的沟槽，具有第二导电类型的第一下沉区，其中所述第一下沉区的深度等于或大于所述井区的深度，和具有第二导电类型的第二下沉区；并且其中所述第一下沉区和所述第二下沉区中的每一者与具有第一导电类型的区域接触以形成p
‑
n接面。2.如权利要求1所述的器件，其中所述器件包括半导体金属绝缘层半导体晶体管组件。3.如权利要求1所述的器件，其中所述井区紧邻绝缘层半导体界面；以及形成在所述井区内的所述第一导电类型的源极区。4.如权利要求3所述的器件，其中所述沟槽的深度大于或等于所述源极区的厚度。5.如权利要求1所述的器件，其中所述第一下沉区位于所述沟槽下方。6.如权利要求1所述的器件，其中所述第二下沉区的深度小于所述第一下沉区的深度。7.如权利要求1所述的器件，其中所述第二下沉区的深度大于所述井区的深度。8.如权利要求1所述的器件，其中所述器件在闸极绝缘膜中具有小于4毫欧平方厘米的导通电阻、大于1.5伏的闸极阈值电压、大于500伏的击穿电压以及小于3.5兆伏/厘米的电场。9.一种包括SiC基板上的单位单元的器件，所述单位单元包括：闸极绝缘膜，井区中的沟槽，第二导电类型的第一下沉区，第二导电类型的第二下沉区，以及源极区，并且其中所述源极区与所述第二下沉区直接接触。10.如权利要求9所述的器件，其中所述器件包括半导体金属绝缘层晶体管组件。11.如权利要求9所述的器件，其中所述单位单元还包括第一导电类型的半导体基极，该半导体基极包括漂移区；紧邻绝缘层半导体界面的第二导电类型的井区；以及形成在井区内的第一导电类型的源极区。12.如权利要求11所述的器件，其中所述沟槽的深度大于或等于所述源极区的厚度。13.如权利要求9所述的器件，其中所述沟槽的深度大于所述源极区的深度。14.如权利要求9所述的器件，其中所述器件具有大于10焦耳/平方厘米的崩溃能量，该崩溃能量通过将以焦耳为单位的崩溃能量除以以平方厘米为单位的总晶粒面积来计算。15.如权利要求9所述的器件，其中崩溃故障位于所述单位单元内。16.一种包括位于SiC基板上的单位单元的器件，所述单位单元包括：闸极绝缘膜，井区中的沟槽，第二导电类型的第一下沉区，第二导电类型的第二下沉区，以及
源极区，其中所述第一下沉区的深度大于所述第二下沉区的深度，并且其中所述第二下沉层的宽度大于所述第一下沉层的宽度。17.如权利要求16所述的器件，其中所述第一下沉区位于所述沟槽下方。18.如权利要求16所述的器件，其中所述第二下沉区的深度小于所述第一下沉区的深度。19.如权利要求16所述的器件，其中所述第二下沉区的深度大于所述井区的深度。20.一种包括碳化硅(SiC)基板上的单位单元的器件，所述单位单元包括：第一导电类型第一源极区，第一导电类型第二源极区，第二导电类型井区，以及硅化物层；其中所述器件包括垂直碳化硅(SiC)双注入金属氧化物半导体场效应晶体管(DMOSFET)，该包括位于SiC基板背面的汲极端子以及位于SiC基板顶面的源极端子，其中所述第一导电类型第二源极区的厚度小于所述第一导电类型第一源极区的厚度，其中所述第一导电类型第二源极区散布在所述第二导电类型井区和所述硅化物层之间，并且其中所述第一导电类型第二源极区包括位于凹陷的SiC沟槽区和所述第二导电类型井区之间的一片源极区。21.如权利要求20所述的器件，其中所述源极区片包括源极区薄片。22.如权利要求20所述的器件，其中所述第一导电类型第二源极区包括(a)目标厚度和(b)目标掺杂浓度中的至少一者。23.如权利要求22所述的器件，其中所述第一导电类型第二源极区的目标厚度的范围是1nm至1μm，并且目标掺杂浓度的范围是10
15
cm
‑3至10
21
cm
‑3。24.如权利要求20所述的器件，其中所述第一导电类型第二源极区包括位于所述硅化物层和所述第二导电类型井区之间的源极区片。25.如权利要求20所述的器件，其中所述器件能够在负3伏的汲极电压下承载小于负500毫安的汲极电流。26.一种包括碳化硅(SiC)基板上的单位单元的器件，所述单位单元包括：第一导电类型源极区，第二导电类型井区，以及第二导电类型屏蔽区；其中所述第二导电类型屏蔽区被限定在所述第二导电类型井区内。27.如权利要求26所述的器件，其中所述第二导电类型屏蔽区位于金属氧化物半导体场效应晶体管(MOSFET)通道内。28.如权利要求27所述的器件，其中所述第二导电类型屏蔽区位于更靠近所述第二导电类型井区的边缘的位置。29.如权利要求26所述的器件，其中所述第二导电类型井区内的掺杂浓度在横向上是不均匀的。
30.如权利要求26所述的器件，其中所述第二导电类型屏蔽区内的掺杂浓度高于所述第二导电类型井区内的掺杂浓度。31.如权利要求26所述的器件，其中所述第二导电类型屏蔽区延伸超出所述第二导电类型井区的垂直范围。32.如权利要求26所述的器件，其中所述器件还包括在所述第二导电类型井区中的沟槽区，所述沟槽区的深度大于或等于所述第一导电类型源极区的厚度。33.如权利要求26所述的器件，其中所述器件包括与所述第二导电类型井区和所述第一导电类型源极区接触的闸极氧化层，所述器件包括双注入金属氧化物半导体场效应晶体管(DMOSFET)。34.如权利要求26所述的器件，其中所述器件包括在金属氧化物半导体场效应晶体管(MOSFET)通道内的多个第二导电类型屏蔽区。35.如权利要求34所述的器件，其中所述多个第二导电类型屏蔽区位于更靠近所述第二导电类型井区域的边缘的位置。36.如权利要求34所述的器件，其中所述多个第二导电类型屏蔽区延伸超出所述第二导电类型井区的垂直范围。37.如权利要求27所述的器件，其中所述第二导电类型屏蔽区埋入所述第二导电类型井区内。38.一种包括碳化硅(SiC)基板上的单位单元的器件，所述单位单元包括：第一导电类型源极区，第二导电类型井区，以及第二导电类型屏蔽区；其中所述第二导电类型屏蔽区被限定在所述第二导电类型井区内，并且其中所述第二导电类型屏蔽区将金属氧化物半导体场效应晶体管(MOSFET)通道屏蔽以使其免受施加到汲极端子的高电势的影响。39.如权利要求38所述的器件，其中所述器件还包括所述第二导电类型井区中的沟槽区，所述沟槽区的深度大于或等于所述第一导电类型源极区的厚度。40.如权利要求39所述的器件，其中所述器件包括大于2.5伏的闸极阈值电压、在0伏的闸极至源极电压下大于3300伏的击穿电压、小于15毫欧平方厘米的导通电阻以及在1500伏的汲极电压下大于4微秒的短路耐受时间。41.如权利要求39所述的器件，其中所述器件包括大于2伏的闸极阈值电压、在0伏的闸极至源极电压偏压下大于1200伏的击穿电压、小于4.5毫欧平方厘米的导通电阻以及在800伏的汲极电压下大于2.5微秒的短路耐受时间。42.如权利要求39所述的器件，其中所述器件包括大于2.5伏的闸极阈值电压、在0伏的闸极至源极电压下大于6500伏的击穿电压、小于50毫欧平方厘米的导通电阻以及在3600伏的汲极电压下大于4微秒的短路耐受时间。43.如权利要求39所述的器件，其中所述器件包括大于2.5伏的闸极阈值电压、在0伏的闸极至源极电压下大于10000伏的击穿电压、小于...

【专利技术属性】
技术研发人员：西达尔特，
申请(专利权)人：GENESIC半导体公司，
类型：发明
国别省市：