本申请涉及静电保护电路、功率GaN晶体管和设备终端，静电保护电路包括双栅GaN晶体管，双栅GaN晶体管从下至上依次包括衬底、GaN成核层、GaN缓冲层和势垒层，势垒层上设置有漏极、源极、第一P型GaN层、第二P型GaN层、第一栅极和第二栅极，第一栅极与第一P型GaN层形成肖特基接触，第二P型GaN层和第二栅极形成肖特基接触，静电保护电路还包括第一二极管、第二二极管和保护电阻，第一二极管的阳极与漏极连接，第一二极管的阴极与第一栅极相连接，第二二极管的阳极与源极相连接，第一二极管的阴极和第二二极管的阴极之间设置有保护电阻，该静电保护电路能有效的避免被保护器件因承受过高的电场而失效。电场而失效。电场而失效。
【技术实现步骤摘要】
静电保护电路、功率GaN晶体管和设备终端
[0001]本申请涉及半导体
，具体涉及一种静电保护电路、功率GaN晶体管和设备终端。
技术介绍
[0002]作为第三代半导体的代表之一氮化镓材料具有高禁带宽度、高电子迁移率高、高临界击穿电场强度、高电子饱和速度和高热导率等优点，基于氮化镓材料的半导体器件尤其是氮化镓高电子迁移率晶体管（GaN HEMT）成为研究热点并不断应用到功率和射频电子领域。常规的氮化镓半导体器件为耗尽型，为了实现增强型器件，业界提出了多种结构如槽栅、P型GaN层以及超薄势垒层等，出于工艺水平和器件性能的考虑，P型GaN层结构成为当今的主流结构并实现了商业化大规模量产。
[0003]具有P型GaN层的GaNHEMT的栅极具有两个二极管串联结构，其中栅极与P型GaN形成肖特基二极管，P型GaN与AlGaN势垒层形成PN结二极管。栅极加正向偏压时，肖特基二极管反偏，PN结二极管正偏。栅极加负向偏压时，肖特基二极管正偏，PN结二极管反偏。由于栅极这两个二极管在栅极加任何偏置条件情况下始终有一个处于关断状态，因此上述具有P型GaN层的GaNHEMT栅极被施加一个静电电电流时，电流无法通过栅极泄放，导致具有P型GaN层的GaNHEMT具有较差的抗静电电流能力。
技术实现思路
[0004]鉴于此，本申请提供一种静电保护电路、功率GaN晶体管和设备终端，能够提高功率GaN晶体管的抗静电电流能力。
[0005]一种静电保护电路，包括双栅GaN晶体管，双栅GaN晶体管从下至上依次包括衬底、GaN成核层、GaN缓冲层和势垒层，势垒层上设置有漏极、源极、第一P型GaN层、第二P型GaN层、第一栅极和第二栅极，漏极与源极分别与势垒层形成欧姆接触，第一栅极与第一P型GaN层形成肖特基接触，第二P型GaN层和第二栅极形成肖特基接触。
[0006]静电保护电路还包括第一二极管、第二二极管和保护电阻，第一二极管的阳极与漏极连接，第一二极管的阴极与第一栅极相连接。
[0007]第二二极管的阳极与源极相连接，第二二极管的阴极与第二栅极相连接。
[0008]第一二极管的阴极和第二二极管的阴极之间设置有保护电阻。
[0009]在一个实施例中，保护电阻为二维电子气电阻。
[0010]在一个实施例中，第一二极管和/或第二二极管为通过将具有P型GaN层的GaN晶体管的栅极与源极短接而形成。
[0011]在一个实施例中，第一二极管和第二二极管的结构参数相同。
[0012]在一个实施例中，漏极与第一栅极的距离以及源极与第二栅极的距离相同。
[0013]在一个实施例中，第一栅极和第二栅极的结构参数相同。
[0014]在一个实施例中，第一P型GaN和第二P型GaN的结构参数相同。
[0015]在一个实施例中，第一P型GaN层和第二P型GaN层各自在势垒层的位置均位于漏极在势垒层的位置和源极在势垒层的位置之间此外，还提供一种功率GaN晶体管，该功率GaN晶体管包括上述静电保护电路，上述功率GaN晶体管的栅极与双栅GaN晶体管的漏极电性连接，上述功率GaN晶体管的源极与双栅GaN晶体管的源极电性连接。
[0016]此外，还提供一种设备终端，设备终端包括上述功率GaN晶体管。
[0017]上述静电保护电路，包括双栅GaN晶体管，双栅GaN晶体管从下至上依次包括衬底、GaN成核层、GaN缓冲层和势垒层，势垒层上设置有漏极、源极、第一P型GaN层、第二P型GaN层、第一栅极和第二栅极，漏极与源极分别与势垒层形成欧姆接触，第一栅极与第一P型GaN层形成肖特基接触，第二P型GaN层和第二栅极形成肖特基接触，静电保护电路还包括第一二极管、第二二极管和保护电阻，第一二极管的阳极与漏极连接，第一二极管的阴极与第一栅极相连接，第二二极管的阳极与源极相连接，第二二极管的阴极与第二栅极相连接，第一二极管的阴极和第二二极管的阴极之间设置有保护电阻，当漏极承受静电电流时，通过电容耦合，第一栅极迅速开启，同时由于第一二极管、第二二极管以及保护电阻的分压作用，第二栅极与源极的压差可达到第二栅极的开启阈值电压，使得第二栅极也开启，由于第一栅极和第二栅极均开启，漏极和源极之间的沟道导通，静电电荷通过沟道进行泄放，从而能够为其他元器件例如其他晶体管提供静电电流保护功能，同理，当源极承受静电电流时，通过电容耦合，第二栅极迅速开启，同时由于第一二极管、第二二极管以及保护电阻的分压作用，第二栅极与源极的压差可达到第一栅极的开启阈值电压，使得第一栅极也开启，由于第一栅极和第二栅极均开启，漏极和源极之间的沟道导通，静电电荷通过沟道进行泄放，从而能够为其他元器件例如其他晶体管提供静电电流保护功能，显然，上述静电保护电路为双向保护电路，即无论被保护器件的栅极还是源极承受静电电流信号，该静电保护电路都能有效的避免被保护器件因承受过高的电场而失效。
附图说明
[0018]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是本申请实施例提供的一种静电保护电路的结构示意图；图2是本申请实施例提供的一种设置有静电保护电路的功率GaN晶体管的结构示意图。
具体实施方式
[0020]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0021]如图1所示，提供一种静电保护电路10，包括双栅GaN晶体管100，双栅GaN晶体管100从下至上依次包括衬底101、GaN成核层102、GaN缓冲层103、沟道层104和势垒层105，势
垒层105上设置有漏极106、源极111、第一P型GaN层107、第二P型GaN层109、第一栅极108和第二栅极110，漏极106与源极111分别与势垒层105形成欧姆接触，第一栅极108与第一P型GaN层107形成肖特基接触，第二P型GaN层109和第二栅极110形成肖特基接触。
[0022]静电保护电路10还包括第一二极管11、第二二极管12和保护电阻R，第一二极管11的阳极与漏极106连接，第一二极管11的阴极与第一栅极108相连接。
[0023]第二二极管12的阳极与源极111相连接，第二二极管12的阴极与第二栅极110相连接。
[0024]第一二极管11的阴极和第二二极管12的阴极之间设置有保护电阻R。
[0025]上述静电保护电路10，当漏极106承受静电电流时，通过电容耦合，第一栅极108迅速开启，同时由于第一二极管11、第二二极管12以及保护电阻R的分压作用，第二栅极110与源极111的压差可达到第二栅极110的开启阈值电压，使得第二栅极110也开本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种静电保护电路，其特征在于，包括双栅GaN晶体管，所述双栅GaN晶体管从下至上依次包括衬底、GaN成核层、GaN缓冲层、沟道层和势垒层，所述势垒层上设置有漏极、源极、第一P型GaN层、第二P型GaN层、第一栅极和第二栅极，所述漏极与所述源极分别与所述势垒层形成欧姆接触，所述第一栅极与所述第一P型GaN层形成肖特基接触，所述第二P型GaN层和第二栅极形成肖特基接触；所述静电保护电路还包括第一二极管、第二二极管和保护电阻，所述第一二极管的阳极与所述漏极连接，所述第一二极管的阴极与所述第一栅极相连接；所述第二二极管的阳极与所述源极相连接，所述第二二极管的阴极与所述第二栅极相连接；所述第一二极管的阴极和所述第二二极管的阴极之间设置有所述保护电阻。2.根据权利要求1所述的静电保护电路，其特征在于，所述保护电阻为二维电子气电阻。3.根据权利要求1所述的静电保护电路，其特征在于，所述第一二极管和/或所述第二二极管为通过将具有P型GaN层的GaN晶体管的栅极与源极短接而形成。4....
【专利技术属性】
技术研发人员：刘勇，
申请(专利权)人：成都氮矽科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。