NMOS半桥功率元件及其制造方法技术

本发明专利技术提供了一种NMOS半桥功率元件及其制造方法。NMOS半桥功率元件包括：半导体层、多个绝缘区、以同一离子注入工艺步骤形成的第一高压N型阱区与第二高压N型阱区、以同一离子注入工艺步骤形成的第一高压P型阱区与第二高压P型阱区、以同一蚀刻工艺步骤蚀刻一漂移氧化层而形成的第一漂移氧化区与第二漂移氧化区、以同一蚀刻工艺步骤蚀刻一多晶硅层，而形成的第一栅极与第二栅极、同一离子注入工艺步骤形成的第一P型本体区与第二P型本体区、第一N型源极与第一N型漏极、以及第二N型源极与第二N型漏极。型漏极。型漏极。

【技术实现步骤摘要】
NMOS半桥功率元件及其制造方法


[0001]本专利技术涉及一种NMOS半桥功率元件及其制造方法，特别涉及一种整合NMOS上桥元件与NMOS下桥元件的NMOS半桥功率元件及其制造方法。

技术介绍

[0002]已知降压型功率级电路包含上桥功率元件与下桥功率元件所组成的半桥功率元件。其中上桥功率元件与下桥功率元件由各自独立的工艺步骤所形成，以致应用范围受到限制，并且有制造成本较高的问题。
[0003]有鉴于此，本专利技术提出一种以整合工艺步骤，将NMOS上桥元件与NMOS下桥元件整合于同一基板中而形成NMOS半桥功率元件及其制造方法。

技术实现思路

[0004]于一观点中，本专利技术提供了一种NMOS半桥功率元件包含：一半导体层，形成于一基板上；多个绝缘区，形成于该半导体层上，用以定义一NMOS上桥元件区与一NMOS下桥元件区，其中一NMOS上桥元件形成于该NMOS上桥元件区，且一NMOS下桥元件形成于该NMOS下桥元件区；一第一N型埋层，形成于该NMOS上桥元件区中；一第一高压N型隔绝区与一第二高压N型隔绝区，以同一离子注本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种NMOS半桥功率元件，包含：一半导体层，形成于一基板上；多个绝缘区，形成于该半导体层上，用以定义一NMOS上桥元件区与一NMOS下桥元件区，其中一NMOS上桥元件形成于该NMOS上桥元件区，且一NMOS下桥元件形成于该NMOS下桥元件区；一第一N型埋层，形成于该NMOS上桥元件区中；一第一高压N型隔绝区与一第二高压N型隔绝区，以同一离子注入工艺步骤而形成于该NMOS上桥元件区的该半导体层中；一第一高压N型阱区与一第二高压N型阱区，以同一离子注入工艺步骤分别形成于该NMOS上桥元件区的该半导体层中与该NMOS下桥元件区的该半导体层中；一第一高压P型阱区与一第二高压P型阱区，以同一离子注入工艺步骤分别形成于该NMOS上桥元件区的该半导体层中与该NMOS下桥元件区的该半导体层中，其中该第一高压N型阱区与该第一高压P型阱区于一通道方向上邻接，且该第二高压N型阱区与该第二高压P型阱区于该通道方向上邻接；一第一漂移氧化区与一第二漂移氧化区，以同一蚀刻工艺步骤蚀刻一漂移氧化层，而分别形成该第一漂移氧化区与该第二漂移氧化区于该NMOS上桥元件区中与该NMOS下桥元件区中；一第一栅极与一第二栅极，以同一蚀刻工艺步骤蚀刻一多晶硅层，而分别形成该第一栅极与该第二栅极于该NMOS上桥元件区中与该NMOS下桥元件区中；一第一P型本体区与一第二P型本体区，以同一离子注入工艺步骤分别形成于该NMOS上桥元件区的该半导体层中与该NMOS下桥元件区的该半导体层中，其中部分该第一P型本体区位于该第一栅极正下方，且该第一P型本体区与该第一高压N型阱区于该通道方向上邻接，部分该第二P型本体区位于该第二栅极正下方，且该第二P型本体区与该第二高压N型阱区于该通道方向上邻接；一第一N型源极与一第一N型漏极，以同一离子注入工艺步骤形成于该NMOS上桥元件区的该半导体层中，且该第一N型源极与该第一N型漏极分别位于该第一栅极的外部下方的该第一P型本体区中与该第一高压N型阱区中；以及一第二N型源极与一第二N型漏极，以与该该第一N型源极与该第一N型漏极同一离子注入工艺步骤形成于该NMOS下桥元件区的该半导体层中，且该第二N型源极与该第二N型漏极分别位于该第二栅极的外部下方的该第二P型本体区中与该第二高压N型阱区中；其中该第一N型埋层形成于该第一高压N型阱区与该第一高压P型阱区正下方的该半导体层与该基板中；其中该第一高压N型隔绝区于该通道方向上，邻接于该第一高压N型阱区相对于邻接该第一高压P型阱区的另一侧；其中该第二高压N型隔绝区于该通道方向上，邻接于该第一高压P型阱区相对于邻接该第一高压N型阱区的另一侧。2.如权利要求1所述的NMOS半桥功率元件，其中，还包含：一第一P型导电区，形成于该第一P型本体区中，其中该第一P型导电区为该第一P型本体区的电性接点；以及
一第二P型导电区，以形成该第一P型导电区的同一离子注入工艺步骤形成于该第二P型本体区中，其中该第二P型导电区为该第二P型本体区的电性接点。3.如权利要求2所述的NMOS半桥功率元件，其中，还包含：一第二N型埋层，形成于该NMOS下桥元件区中；以及一第三高压N型隔绝区与一第四高压N型隔绝区，以与该第一高压N型隔绝区与该第二高压N型隔绝区同一离子注入工艺步骤而形成于该NMOS下桥元件区的该半导体层中；其中该第二N型埋层形成于该第二高压N型阱区与该第二高压P型阱区正下方的该半导体层与该基板中；其中该第三高压N型隔绝区于该通道方向上，邻接于该第二高压N型阱区相对于邻接该第二高压P型阱区的另一侧；其中该第四高压N型隔绝区于该通道方向上，邻接于该第二高压P型阱区相对于邻接该第二高压N型阱区的另一侧。4.如权利要求2或3所述的NMOS半桥功率元件，其中，该第一N型源极、该第一P型导电区与该第二N型漏极电连接。5.如权利要求1所述的NMOS半桥功率元件，其中，该NMOS上桥元件的该第一栅极具有一栅极长度0.75μm，且该第一栅极覆盖于该第一漂移氧化区上的部分的长度为0.3μm。6.如权利要求1所述的NMOS半桥功率元件，其中，该NMOS下桥元件的该第二栅极具有一栅极长度0.6μm，且该第二栅极覆盖于该第二漂移氧化区上的部分的长度为0.2μm。7.如权利要求1所述的NMOS半桥功率元件，其中，该半导体层是一P型半导体外延层，且具有体积电阻率45Ohm
‑
cm。8.如权利要求1所述的NMOS半桥功率元件，其中，该第一漂移氧化区与该第二漂移氧化区的厚度介于与之间。9.如权利要求1所述的NMOS半桥功率元件，其中，该第一栅极的介电层与该第二栅极的介电层的厚度介于与之间。10.如权利要求1所述的NMOS半桥功率元件，其中，该NMOS上桥元件区的栅极驱动电压为3.3V，且该第一N型漏极电连接于12V到16V。11.如权利要求1所述的NMOS半桥功率元件，其中，该NMOS半桥功率元件的最小特征尺寸为0.18微米。12.一种NMOS半桥功率元件制造方法，其中，该NMOS半桥功率元件包括一NMOS上桥元件以及一NMOS下桥元件，该NMOS半桥功率元件制造方法包含：形成一半导体层于一基板上；形成多个绝缘区于该半导体层上，以定义一NMOS上桥元件区与一N...

【专利技术属性】
技术研发人员：熊志文，翁武得，杨大勇，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：