薄膜晶体管及其制备方法技术

一种薄膜晶体管及其制备方法，该薄膜晶体管包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。电极层在所述基底上的正投影交叠。电极层在所述基底上的正投影交叠。

【技术实现步骤摘要】
薄膜晶体管及其制备方法


[0001]本公开实施例涉及但不限于半导体领域，具体涉及一种薄膜晶体管及其制备方法。

技术介绍

[0002]随着芯片的集成度变高，薄膜晶体管的结构从planar，FinFET到GAA节点，核心思想是保持栅电极层对沟道的控制(栅电极层和沟道的接触面积)的基础上，把薄膜晶体管器件做小。随着薄膜晶体管器件不断变小，工艺尺寸变小，制备难度增加。薄膜晶体管器件本身也出现了性能的问题，比如，开启电流不足；栅电极层不易关断，漏电增加；薄膜晶体管器件距离太近，相互影响增加。
[0003]目前，铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)材质的薄膜晶体管都是平面结构，源极、栅电极层以及漏极在基底上平铺，集成度不高。另外，铟镓锌氧化物对水和氧都相当敏感，需要在铟镓锌氧化物上形成一层保护层，来隔绝空气中的氧气和水蒸气。
[0004]传统晶体管，沟道宽度小，栅极无法对沟道电流进行有效的控制，影响沟道性能。

技术实现思路

[0005]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0006]第一方面，本公开实施例提供了一种薄膜晶体管，包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极层与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
[0007]在示例性实施方式中，至少部分所述栅电极层在所述基底上的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠。
[0008]在示例性实施方式中，所述有源层还包括第三部分，所述第三部分将所述第一部分与所述第二部分连接，所述第三部分、所述第一部分以及所述第二部分围成中空结构，至少部分所述栅电极层设置在所述中空结构内。
[0009]在示例性实施方式中，所述第一部分、所述第二部分以及所述第三部分一体成型。
[0010]在示例性实施方式中，还包括第一栅极绝缘层，所述第一栅极绝缘层设置在所述第一部分与所述栅电极层之间。
[0011]在示例性实施方式中，还包括第二栅极绝缘层，所述第二栅极绝缘层设置在所述第二部分与所述栅电极层之间。
[0012]在示例性实施方式中，所述栅电极层包括第一栅电极部和第二栅电极部，所述第
一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第一绝缘层，所述第一绝缘层设置在所述第二栅电极部远离所述基底一侧。
[0013]在示例性实施方式中，还包括第一保护层，所述第一保护层设置在所述第一绝缘层远离所述基底一侧。
[0014]在示例性实施方式中，所述第一部分远离所述基底一侧表面设置有凹槽，至少部分所述第一保护层设置在所述凹槽中。
[0015]在示例性实施方式中，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第二绝缘层，所述第二绝缘层设置在所述第二栅电极部靠近所述基底一侧。
[0016]在示例性实施方式中，还包括第二保护层，所述第二保护层设置在所述第二绝缘层靠近所述基底一侧。
[0017]在示例性实施方式中，还包括第一源漏极层和第二源漏极层，所述第一源漏极层和所述第二源漏极层均设置在所述有源层远离所述基底一侧，所述第一源漏极层和所述第二源漏极层绝缘，所述第一源漏极层和所述第二源漏极层均与所述有源层电连接。
[0018]在示例性实施方式中，还包括第三绝缘层，所述第三绝缘层设置在所述有源层远离所述基底一侧，所述第一源漏极层和所述第二源漏极层均设置在所述第三绝缘层远离所述基底一侧，所述第三绝缘层中设置有第一过孔和第二过孔，所述第一源漏极层通过所述第一过孔与所述有源层电连接，所述第二源漏极层通过所述第二过孔与所述有源层电连接。
[0019]第二方面，本公开实施例还提供了一种薄膜晶体管的制备方法，包括：
[0020]在基底上形成栅电极层；
[0021]在基底上形成有源层；
[0022]其中，所述有源层包括相对设置的第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
[0023]在示例性实施方式中，在基底上形成有源层包括：
[0024]在基底上依次形成第二绝缘层、栅电极层、第一绝缘层以及第一保护层；
[0025]在所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层中形成至少一个缺口，所述至少一个缺口将所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层的侧表面暴露；
[0026]通过所述至少一个缺口将至少部分所述第二绝缘层以及至少部分所述第一绝缘层刻蚀去除，将至少部分所述栅电极层的顶表面和底表面暴露；
[0027]在暴露的栅电极层的顶表面和底表面上均沉积半导体薄膜，使所述暴露的栅电极
层的顶表面上的半导体薄膜形成所述有源层的第一部分，使所述暴露的栅电极层的底表面上的半导体薄膜形成所述有源层的第二部分。
[0028]在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0029]附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
[0030]图1为相关技术中薄膜晶体管的结构示意图一；
[0031]图2为相关技术中薄膜晶体管的结构示意图二；
[0032]图3为相关技术中薄膜晶体管的结构示意图三；
[0033]图4为本专利技术实施例薄膜晶体管的剖视图一；
[0034]图5为本专利技术实施例薄膜晶体管的结构示意图一；
[0035]图6为本专利技术实施例薄膜晶体管的剖视图二；
[0036]图7为本专利技术实施例薄膜晶体管的结构示意图二；
[0037]图8为本专利技术实施例薄膜晶体管的剖视图三；
[0038]图9为本专利技术实施例薄膜晶体管的剖视图四；
[0039]图10为本专利技术实施例薄膜晶体管形成第一绝缘薄膜图案、第二绝缘薄膜图案、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极层与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。2.根据权利要求1所述的薄膜晶体管，其特征在于，至少部分所述栅电极层在所述基底上的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层还包括第三部分，所述第三部分将所述第一部分与所述第二部分连接，所述第三部分、所述第一部分以及所述第二部分围成中空结构，至少部分所述栅电极层设置在所述中空结构内。4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一部分、所述第二部分以及所述第三部分一体成型。5.根据权利要求1所述的薄膜晶体管，其特征在于，还包括第一栅极绝缘层，所述第一栅极绝缘层设置在所述第一部分与所述栅电极层之间。6.根据权利要求1所述的薄膜晶体管，其特征在于，还包括第二栅极绝缘层，所述第二栅极绝缘层设置在所述第二部分与所述栅电极层之间。7.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第一绝缘层，所述第一绝缘层设置在所述第二栅电极部远离所述基底一侧。8.根据权利要求7所述的薄膜晶体管，其特征在于，还包括第一保护层，所述第一保护层设置在所述第一绝缘层远离所述基底一侧。9.根据权利要求8所述的薄膜晶体管，其特征在于，所述第一部分远离所述基底一侧表面设置有凹槽，至少部分所述第一保护层设置在所述凹槽中。10.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分...

【专利技术属性】
技术研发人员：罗杰，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：