一种阵列接收机多路DDC同步采集输出系统及实现方法技术方案

本发明专利技术公开一种阵列接收机多路DDC同步采集输出系统及实现方法，其系统包括主通道接收机、阵列处理板和辅通道接收机，主通道接收机和辅通道接收机上均设有由射频和数字处理模块组成的接收通道；本发明专利技术采用同步接口设计，利用带有同步脉冲的异步串行通信协议，实现多路DDC数据同步控制及状态返回，用很少的控制线实现，连线简单成本低，且采用阵列接收机地址编码和同步脉冲时隙的设计，很好地解决多个接收通道和多个DDC数据的状态返回和指令控制，另外采用优先级仲裁机制，解决阵列接收机的多路DDC多种采样率数据传输流量控制，避免缓存溢出数据丢失问题，具有数据缓存状态监测功能，提高了缓存利用率。提高了缓存利用率。提高了缓存利用率。

【技术实现步骤摘要】
一种阵列接收机多路DDC同步采集输出系统及实现方法


[0001]本专利技术涉及数据同步采集输出
，尤其涉及一种阵列接收机多路DDC同步采集输出系统及实现方法。

技术介绍

[0002]接收机是无线电电磁频谱监测领域最常用的接收设备，它通过放大、滤波、变频、采样、信号处理等电路处理，可以将天线收到的电信号以频谱的形式表示，通过频谱监视天空中无线电信号的活动情况。
[0003]数字DDC是数字下变频器的英文缩写，数字接收机中频信号经过模数变换器件产生数字信号，经过DDC处理可以得到基带数字信号，可用于数字解调和各种信号参数测量，DDC处理包括正交数字混频、数字滤波、采样速率变换等过程。
[0004]阵列接收机是指用于本振或时钟同源，接收同一个频率信号的多个接收机组成的接收无线的信号的电子设备，具有多个接收机同步采集、幅度相位一致性的特点，可用于无线电测向和波束合成，其同步控制采用同步控制接口，一般包括同步触发脉冲和同步指令，一般由硬件硬件接口通过设备间互联的同步控制线实现。
[0005]为了满足目前无线电监测更多信号的需求，要求阵列接收机同时接收多个无线电信号，通常采用多路数字DDC的方法实现，随着DDC的路数增加，同步控制接口控制设计更加复杂和困难，涉及每一路DDC的采集和数据打包同步，由于每路DDC带宽不同采样率差异大，而硬件FPGA提供的数据缓存空间有限，这就要求精心设计控制指令收发字长和指令传输速度，以及控制打包流程，才能保证数据不溢出、不掉包完整稳定输出。
[0006]目前，阵列接收机由总控设备和多通道接收机组成，总控设备用于同步控制指令收发，多通道接收机用于多路天线信号的接收，通过级联方式的同步控制接口连接总控设备和多通道接收机，总控设备提供给多通道接收机时钟，所以多通道接收机保证时钟同源，同步控制接口包括同步触发脉冲、控制指令、状态返回等信号，这些信号通常采用差分对信号传输，控制指令采用同步串行指令形式传输，确保指令传输的可靠性，总控设备对阵列接收机同步控制过程如图1所示；
[0007]而这种同步控制方式控制接口通信协议简单，只能控制一路DDC同步输出，无法实现多路DDC同步输出，且控制流程简单，没有握手应答机制，无法实现精准控制，还缺乏数据缓存状态监测，缓存利用率低，容易溢出，同时缺乏传输优先级处理机制，容易造成数据丢失，因此，本专利技术提出一种阵列接收机多路DDC同步采集输出系统及实现方法用以解决现有技术中存在的问题。

技术实现思路

[0008]针对上述问题，本专利技术的目的在于提出一种阵列接收机多路DDC同步采集输出系统及实现方法，解决现有的阵列接收机同步控制方式存在控制接口通信协议简单，导致无法实现多路DDC同步输出，以及无法实现精准控制，缺乏数据缓存状态监测，导致缓存利用
率低，容易溢出并造成数据丢失的问题。
[0009]为了实现本专利技术的目的，本专利技术通过以下技术方案实现：一种阵列接收机多路DDC同步采集输出系统，包括主通道接收机、阵列处理板和辅通道接收机，所述主通道接收机和辅通道接收机上均设有由射频和数字处理模块组成的接收通道，所述主通道接收机通过第一同步控制接口与阵列处理板以及辅通道接收机上的第二同步控制接口连接，所述主通道接收机上设有第一主RS485收发电路、第二主RS485收发电路、时码转换模块、同步控制模块和主拨码开关，所述第一同步控制接口由主通道接收机上的第二主RS485收发电路、同步控制模块和主拨码开关组成，所述阵列处理板和辅通道接收机上的第二同步控制接口连接由从RS485收发电路、从拨码开关和同步逻辑处理模块组成，所述主通道接收机和辅通道接收机通过各自的高速AURORA光口将数据打包传输到阵列处理板，传输的数据包括1路宽带相位数据、4路窄带IQ数据和48路话音DDC的IQ数据。
[0010]进一步改进在于：所述第一同步控制接口上设有4对RS485差分线，且分别用于主通道接收机输出时标信息、同步控制命令和同步脉冲并输入各个辅通道按分配的时隙返回的状态信息。
[0011]进一步改进在于：所述1路宽带相位数据在最大带宽200MHz时的采样速率为256Mp/s，每个样点的位宽为16bit，则最大流量为256X2＝512MB/s＝4096Mb/s。
[0012]进一步改进在于：所述4路窄带IQ数据包括9种带宽，其中最大带宽为5MHz时的IQ数据采样速率为6.4Mp/s，每个样点的位宽为I、Q分别为16bit，则数据最大流量为6.4X4＝25.6MB/s＝204.8Mb/s。
[0013]进一步改进在于：所述48路话音DDC的IQ数据包括14种带宽，其中最大带宽为25kHz时的IQ数据采样速率为32kp/s，每个样点的位宽为I、Q分别为32bit，则数据最大流量为32X8＝256kB/s＝2048kb/s。
[0014]进一步改进在于：所述第一同步控制接口利用SYNC_TXD_CODE差分对传输主机通过秒脉冲、时码信号和毫秒计数器产生的时码信号，利用SYNC_TXD差分对传输主机同步控制接口输出的命令信息，利用SYNC_PULSE差分对传输主同步控制接口输出的命令信息后的同步脉冲信号，利用SYNC_RXD差分对传输各辅机上报给主机的状态信息。
[0015]一种阵列接收机多路DDC同步采集输出的实现方法，包括以下步骤：
[0016]步骤一：主通道接收机中的同步控制模块接收同步控制信号后产生各子模块的同步控制信号，并将数据打包传输，利用同步控制信号分别对各自模块进行同步控制；
[0017]步骤二：各自模块得到同步控制时各通道收到同步指令，各同步模块根据同步指令做同步处理，通过同步触发保证各通道的数据同时采集和传输。
[0018]进一步改进在于：所述步骤一中，对各自模块进行同步控制包括AD数据接收模块复位、寄存器复位、射频增益控制调整、DDR3缓存复位、宽带DDC复位、信道化DDC复位、宽带频谱计算同步复位、48路语音DDC分别同步复位、4路数字DDC分别同步复位以及组包控制模块同步复位。
[0019]本专利技术的有益效果为：本专利技术采用同步接口设计，利用带有同步脉冲的异步串行通信协议，实现多路DDC数据同步控制及状态返回，用很少的控制线实现，连线简单成本低，且采用阵列接收机地址编码和同步脉冲时隙的设计，很好地解决多个接收通道和多个DDC数据的状态返回和指令控制，具有握手应答的控制机制，实现精准控制，另外采用优先级仲
裁机制，解决阵列接收机的多路DDC多种采样率数据传输流量控制，避免缓存溢出数据丢失问题，具有数据缓存状态监测功能，提高了缓存利用率。
附图说明
[0020]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0021]图1是本专利技术实施例中的同步采本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列接收机多路DDC同步采集输出系统，其特征在于：包括主通道接收机、阵列处理板和辅通道接收机，所述主通道接收机和辅通道接收机上均设有由射频和数字处理模块组成的接收通道，所述主通道接收机通过第一同步控制接口与阵列处理板以及辅通道接收机上的第二同步控制接口连接，所述主通道接收机上设有第一主RS485收发电路、第二主RS485收发电路、时码转换模块、同步控制模块和主拨码开关，所述第一同步控制接口由主通道接收机上的第二主RS485收发电路、同步控制模块和主拨码开关组成，所述阵列处理板和辅通道接收机上的第二同步控制接口连接由从RS485收发电路、从拨码开关和同步逻辑处理模块组成，所述主通道接收机和辅通道接收机通过各自的高速AURORA光口将数据打包传输到阵列处理板，传输的数据包括1路宽带相位数据、4路窄带IQ数据和48路话音DDC的IQ数据。2.根据权利要求1所述的一种阵列接收机多路DDC同步采集输出系统，其特征在于：所述第一同步控制接口上设有4对RS485差分线，且分别用于主通道接收机输出时标信息、同步控制命令和同步脉冲并输入各个辅通道按分配的时隙返回的状态信息。3.根据权利要求1所述的一种阵列接收机多路DDC同步采集输出系统，其特征在于：所述1路宽带相位数据在最大带宽200MHz时的采样速率为256Mp/s，每个样点的位宽为16bit，则最大流量为256X2＝512MB/s＝4096Mb/s。4.根据权利要求1所述的一种阵列接收机多路DDC同步采集输出系统，其特征在于：所述4路窄带IQ数据包括9种带宽，其中最大带宽为5MHz时的IQ数据采样速率为6.4Mp/s，每个样点的位宽为I、Q分别为16bit，则数...

【专利技术属性】
技术研发人员：郭方，陈晓辉，
申请(专利权)人：成都中安频谱科技有限公司，
类型：发明
国别省市：